请教一个方案，兄弟们
2011-5-26 13:58
- FPGA论坛
- 18
- 3578
脉冲信号如何加包头啊？这又不是跑协议
你要是能描述的更详细些，也许能有好的主意 ...
route delay很大的design,ISE如何约束更容易meet timing
2011-6-21 10:16
- FPGA论坛
- 24
- 7294
from to 直接约束
初学者如何学习FPGA！(转)
2012-11-9 12:40
- FPGA论坛
- 6
- 3460
这种帖子不转也罢:(
请问ALTERA MAX V系列的IO口可以经电阻接到5V信号吗？谢谢！
2011-4-30 22:56
- FPGA论坛
- 7
- 3504
没研究过，但感觉这个要分输入输出的吧
关于Lattice的CPLD的疑问
2011-4-28 17:52
- FPGA论坛
- 1
- 2263
在线仿真是什么意思啊？
最便宜好买的CPLD有哪些？
2011-6-26 23:44
- FPGA论坛
- 5
- 7604
Lattice的应该最便宜
赛灵思为满足100G系统需求扩展其通信产品阵容
2011-5-13 09:05
- FPGA论坛
- 7
- 6940
这个确实太强了。赞！
赛灵思北京研发中心招聘
2011-8-2 14:40
- FPGA论坛
- 25
- 11357
期待着能很快看到北京的技术应用到xilinx的的产品中！
通过FPGA实现算法
2011-5-29 23:22
- FPGA论坛
- 19
- 4050
既然精度已经定下来了，就直接用定点数呗。
另外，SysGen是面向硬件的，最后落到FPGA上时也是要定点数的吧 ...
“小数点后面保留4~5，整数位4位。”
你是要用定点数吗？
介绍一本书——xilinx PLD高级应用与设计技巧
2011-5-27 23:53
- FPGA论坛
- 11
- 2931
最好直接看原厂的文档资料
基于SRL实现的shift register可以加reset吗？
2011-6-17 16:30
- FPGA论坛
- 14
- 4582
我没说清楚:L
能把映射后的rtl图贴一下吗？这样比较清楚
1和3都比较好理解，第2个的rtl能贴出来看下吗？reset的目标应该是FF，而不是lut吧？ ...
嗯，有复位，有时钟，综合器肯定会认定为是FF。你可以把RTL给你们老大看看 ...
这个问题比较有趣，如果文档和示例中没有reset，最好的办法就是自己编码，加上个reset，再看rtl是什么样的 ...
spartan6 iodelay2和ioserdes2？？
2011-5-24 14:18
- FPGA论坛
- 7
- 5235
有问题可以随时在这里发帖，这里一定有人会帮忙的
latticeXP2-5系列FPGA初次使用未配置时IO状态
2011-5-23 10:04
- FPGA论坛
- 1
- 3478
这个事可以设置的吧？
转载自EEWorld:FPGA设计者的5项基本功
2011-5-25 22:16
- FPGA论坛
- 4
- 2539
道理是相通的
又是器件选型。求参谋
2011-9-20 12:44
- FPGA论坛
- 21
- 4763
看摄像头的接口是什么、具体在FPGA上实现的功能是什么、FPGA输出的是什么
能用8个I/O脚输出16位数据么？
2011-8-19 08:36
- FPGA论坛
- 18
- 3577
如果只有八个管脚相连，也可以可以用串行的方式发送数据
2
3
近期访客