下定决心转到销售部，挥泪转让DE2开发板，送书送USB调试线
2013-4-7 16:17
- FPGA论坛
- 12
- 2673
这是Altera的DE2吗？
FPGA竞争好像在演戏
2013-3-13 13:25
- FPGA论坛
- 7
- 1841
**是以前的吧？S已经不复存在了
致“赛灵思FPGA世界论坛”网友信
2013-2-27 18:47
- FPGA论坛
- 22
- 4281
必须的啊:D
DDR3的CLK和CLK#的端接问题
2013-1-29 11:37
- FPGA论坛
- 7
- 9445
实际就是个比较器比较引脚电平和VTT的大小。
~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~这个值得商榷 ...
IN_TERM是端接电阻？
2013-1-29 11:12
- FPGA论坛
- 4
- 1732
输入端接
如何同时使用上升沿和下降沿！？
2013-1-31 10:31
- FPGA论坛
- 5
- 2614
也可以反向后上升沿啊
强烈请求制作全国FPGA人才排名榜－－想法好，但是不可行
2013-2-1 18:35
- FPGA论坛
- 33
- 4310
1. FPGA的特点就是高度的灵活性，具体表现就是应用五花八门，甚至超出想象，截至目前为止不可能有一个统一 ...
秘笈！FPGA设计指南——器件、工具和流程
2013-7-12 19:47
- FPGA论坛
- 12
- 3037
解压缩失败。。。
基于FPGA的数字图像处理
2013-1-5 09:04
- FPGA论坛
- 18
- 3800
够明确的啊，看来ococ做过这块
求助
2012-12-28 21:40
- FPGA论坛
- 3
- 1556
CLK是计数器的输出？
如何用VHDL判断电机转速达到匀速
2012-12-27 09:51
- FPGA论坛
- 9
- 1763
呵呵，啥都得干啊
这个题目有点意思
能不能测量码盘输出的脉冲宽度,计算相临几个宽度的方差,然后再根据方差进行评估呢? ...
请教大家一个关于全局时钟的问题
2012-12-27 21:45
- FPGA论坛
- 8
- 3148
这个问题直接看数据手册就可以找到答案了
为啥不直接在片内使用PLL输出,一定要到外面转一圈呢?
如果某一条路径被以下四个约束语句同时约束......
2013-2-2 11:55
- FPGA论坛
- 61
- 7247
FROM THRU TO 的优先级比FROM TO 高
D
VHDL这个警告怎么消除？
2012-12-14 22:27
- FPGA论坛
- 9
- 1466
门控时钟？最好别这么玩
FPGA基础知识：详解时钟
2012-12-19 17:50
- FPGA论坛
- 16
- 2712
挺好的题目，内容可以更新一点
FPGA设计新思路：从错误中学习 —— 不再仿真
2012-12-19 11:43
- FPGA论坛
- 8
- 2147
说实话,没大看懂
FPGA上电过程也算是一种复位过程？
2013-4-9 16:22
- FPGA论坛
- 7
- 1741
Power on reset
2
3
近期访客