论坛首页
任务活动
问答
论坛专题
登录
注册
cat241406119
+ 关注
粉丝
0
|
主题
0
|
回帖
3
加好友
私信
帖子
主题
回复
评论
verylog for循环报错求助
2012-7-26 00:00
FPGA论坛
2
2533
问题应该出现在inc_num赋值上
下面的电路,testbench如何写
2012-7-18 15:33
FPGA论坛
16
2475
楼主,抛开你的待测程序正确与否来说,testbench 其实可以看成是对黑盒进行测试,假设你的待测程序是对的, ...
1、testbench 里不必再有信号cnt; 2、testbench中应该定义 wire 型信号 led.
2
3
近期访客