Lattice中未定义I/O的设置
2008-4-12 22:52
- EDA 技术
- 4
- 3048
不知道你用的是什么器件
DSP+CPLD调试的怪问题！
2007-10-7 15:20
- EDA 技术
- 1
- 2068
这样容易找问题
回6楼，小玩意里面有大**
2011-10-29 13:54
- EDA 技术
- 24
- 5397
......
cpld的差分信号端口是啥意思?
2007-10-13 17:06
- EDA 技术
- 2
- 3122
就是可以接差分信号的管脚
片子发烫????
2007-9-29 20:28
- EDA 技术
- 3
- 1982
......
打算做一批 usb-Blaster 空PCB 板，有人需要吗？
2007-12-20 22:03
- EDA 技术
- 89
- 10912
......
我需要两三根的给我邮件吧cationebox@yahoo.com.cn
cpld是否有内部时钟？ 要如何使用？
2007-3-12 09:40
- EDA 技术
- 2
- 4000
内部有晶振
推荐几款内嵌Flash/FIFO/EEPROM/Dual-port RAM 的CPLD?
2007-3-10 14:51
- EDA 技术
- 3
- 2746
具体的可以到lattice的网站上去看看的
搞定DDR400了
2007-12-27 17:09
- EDA 技术
- 2
- 2758
......
2
3
近期访客