FPGA时序收敛设计技巧(转)
2011-5-17 23:46
- FPGA论坛
- 20
- 4806
:)，嗯，学习了。
Xilinx DCM 使用
2011-5-12 09:31
- FPGA论坛
- 13
- 8678
嗯，遇到好东西，直接收藏
Xilinx 配置专题之--svf
2013-1-5 07:55
- FPGA论坛
- 13
- 4174
支持一下。
赛灵思目标设计平台问答
2011-6-23 13:14
- FPGA论坛
- 10
- 2745
帮顶。
推挽输出和开漏输出的区别详解（转）
2014-9-24 15:26
- ZLG
- 10
- 5053
:handshake
3GPP中文
2011-6-25 16:49
- FPGA论坛
- 10
- 3200
收下了。谢谢。
ise中如何约束clk到非时钟pin
2014-3-17 19:12
- FPGA论坛
- 17
- 6077
:)
CAN总线上的节点数
2011-6-26 21:25
- ZLG
- 12
- 3719
110
FPGA典型应用及解决方案
2013-1-29 00:40
- FPGA论坛
- 46
- 6789
谢谢楼主分享。
FPGA设计流程
2011-4-29 23:02
- FPGA论坛
- 4
- 2504
下来看看是怎么个流程。
每天上21IC已成为一种习惯
2011-4-30 18:41
- FPGA论坛
- 26
- 4671
有空就上来，如果没来的话，总觉得有件事情没有做。呵呵。
随身随地查找下载赛灵思技术文档！
2011-5-7 20:58
- FPGA论坛
- 16
- 4681
:o
这个论坛上的内容真实越来越丰富了！
2011-6-27 13:03
- FPGA论坛
- 22
- 3880
:)
编译连接处理错误
2011-5-20 22:12
- ZLG
- 5
- 6013
:$，帮你把问题顶上去先。
xilinx12.2版本的ISE对应哪个版本的matlab？
2011-6-24 15:31
- FPGA论坛
- 12
- 8388
围观并偷看答案。
Rocket I/O仿真问题
2011-11-7 21:21
- FPGA论坛
- 19
- 9166
看得我都晕了。先留个印先吧。以后慢慢看。
原创]Xilinx公司FPGA设计技术问答精选
2011-5-21 09:55
- FPGA论坛
- 5
- 2184
:handshake
基于Xilinx器件的CPRI协议实现方法
2011-5-21 00:59
- FPGA论坛
- 5
- 2538
MARK！
VHDL语言能否计算出误码率？
2011-5-26 09:08
- FPGA论坛
- 5
- 3009
编译码器的设计里，要求误码率达到一定要求，我想问一哈，用VHDL语言能否计算出误码率？如何实现？谢谢。 ...
基于DSP Builder的伪随机序列发生器设计及FPGA实现
2011-5-25 17:10
- ZLG
- 3
- 4013
2
3
近期访客