一个关于延迟检测的问题
2012-7-6 22:35
- FPGA论坛
- 28
- 3221
谢谢GoldSunMonkey给我的指点和帮助，尽管我还有很多问题，但是，我想我还是先静下心来啃啃课本再来请教。 ...
谢谢Goldsunmonkey,采用你给的代码，测试通过了。不过，我还有个疑问，对于21L的程序，两个if语句是嵌套关 ...
我真的是刚整这个vhdl,拜托你帮我看看吧
我要疯了，估计你也差不多了吧，我写了一个小程序来测试，可是居然也没法计数：
test1:process(tclk1)
begi ...
想问一下，将时钟信号赋值给c,d是应该在进程之外赋值吧。
我要崩溃了，重新测试了一下程序，就是把下降沿改为“c=0,d=1,”的句式，可是发现又没有办法计数了，Goldsu ...
我想我明白了，你说的是cpld本身的外部时钟已经是15M的是吧，没法再采样了吧 ...
15M的时钟我只用了一次啊，就是在第三段里面啊，没有和其他的时钟频率一样啊 ...
commu:process (Tclk1)
begin
if tclk1'event and tclk1='1'then
if counter1000="10011100010 ...
刚刚测试了一下，如果用10k的时钟做定时器，在1秒钟内，对Speed2的下降沿计数，把speed2的下降沿改为“a=0, ...
您这是回复我发给你的消息吧，我需求对speed2
测试下降沿，应该把上楼中的10可时钟换成speed2吧 ...
请问epm7128与7256兼容性问题
2012-10-26 11:20
- FPGA论坛
- 0
- 870
请问，epm7128与7256在100-Pin TQFP时，管腿兼容么？谢谢啦
请问epm7128与7256兼容性问题
2012-10-26 11:35
- 电子技术交流论坛
- 0
- 965
关于基极悬空问题
2012-11-10 19:32
- 电子技术交流论坛
- 12
- 3447
哪位大侠熟悉功率信号发生电路，有偿设计啊！
2013-5-22 12:38
- 模拟技术论坛
- 8
- 1513
2
3
近期访客