首次SPARTAN-6上调试ddr2，各种问题请教！！！
2017-1-6 11:35
- FPGA论坛
- 56
- 8566
是不是没法结贴给分了？？？
找不到结贴的按钮了，时间太长了
这段太忙了，没顾上，浪费了！！ ...
前仿真一帧要半个小时，20ms
可能几秒，十几秒能出现一次，我最多一次仿了一夜30帧没抓到
仿不了这么长时 ...
现在工程跑在250M，没一点问题，跑在500M时，加了CHIPSCOPE就出错，图像都没有！
我现在想看看后仿真，time ...
对了，现在还有一个问题，加CHIPSCOPE进来还是会出错，但不是触发所有信号都出错，还没总结出规律。现在让 ...
问题找到了。一直以为是读DDR2出错，现在发现错误在写数这里。一直很忽视这里，现在想想为什呢？因为用CHIP ...
kintex 7 下做ddr2使用ise_flow.bat无法生成工程！
2013-6-9 17:08
- FPGA论坛
- 0
- 1422
调用mig 7series v1.6生成工程时
使用脚本ise_flow.bat时synthesis报错
无法生成example_design
请教！！ ...
ISE14.2的PlanAhead打不开！license没问题！
2013-7-2 22:48
- FPGA论坛
- 7
- 5984
FPGA底层实现CAN，不使用控制芯片，首次接触CAN，请教！！
2013-7-12 13:14
- 工控、机电一体化
- 5
- 2213
请教，FPGA如何对SJA1000的地址和数据复用的8位总线就行配置的？
2013-7-1 13:04
- 工控、机电一体化
- 0
- 1613
用mig生成DDR3控制器，运行example design 跑仿真出错，求助！
2014-11-24 20:53
- FPGA论坛
- 16
- 8290
请教Kintex7上DDR2接口和Spartan6实现的区别
2013-12-20 10:01
- FPGA论坛
- 3
- 2242
2
3
近期访客