huangfeng1007

粉丝 0 | 主题 0 | 回帖 1

GSM和大家一起学习Verilog HDL

2012-4-20 17:04

FPGA论坛
38
4240

在时钟上升沿，如果复位信号有效，则复位为0,如果复位信号无效，则计数器需要加一。 ...

2

3

近期访客