Image
Image

icgg

+ 关注

粉丝 0     |     主题 1     |     回帖 30

【创意无限】:废旧硬盘的妙用
2012-11-17 17:46
  • 书友会论坛
  • 25
  • 10381
  佩服的要趴下了  
FPGA 真的是本科生不能学习吗
2012-9-4 20:52
  • FPGA论坛
  • 169
  • 35447
  不要再问这种幼稚的问题了吧  
看得懂的RFID原理
2016-4-20 22:44
  • 物联网技术
  • 61
  • 12777
  说的很通俗易懂,短短的一段话就把这么复杂的技术解释清楚了,真牛!  
QuartusII 12.0 发布 , 含和谐文件
2020-9-2 14:40
  • FPGA论坛
  • 609
  • 61460
  什么叫和谐文件啊,不懂  
经典FPGA书籍电子版汇集——FPGA精粹
2014-4-12 12:29
  • FPGA论坛
  • 35
  • 11230
  怎么下啊??  
xilinx、Altera只有学校用得多,真正的产品上很少看到
2013-1-23 22:03
  • FPGA论坛
  • 51
  • 9121
  楼主这样说太武断了吧  
FPGA工程师的核心竞争力在哪里?
2012-9-1 10:29
  • FPGA论坛
  • 12
  • 2715
  个人觉得核心的是对设计进行时序优化,以及对问题的分析和解决,  
【社区公告】任命Backkom80担任FPGA/CPLD 版版主职务
2012-9-5 12:25
  • 21ic投诉|建议|站务
  • 16
  • 2884
  恭喜,希望能把这个版块搞得热闹一些  
求大哥们指点下FPGA管脚分配的疑惑
2012-9-6 21:41
  • FPGA论坛
  • 28
  • 5049
  GoldSunMonkey,为什么推荐用xilinx的呢  
求高手解答!
2012-9-7 22:01
  • FPGA论坛
  • 17
  • 2766
  不过我想时序报告里如果还有红色的警告的话,以后编译的时候可能还会出现结果不正常的问题 ...  
  谢谢各位热情的帮助,我修改了一下我的程序中的一些时钟的触发沿,现在一编译就没有出现这种问题,编译结果 ...  
  那我应该怎么避免这种情况呢?  
  用ALTERA公司的CYCLONE II芯片做设计,资源已经用了60%多,但是经常编译完了之后,下到板子上程序运行的就 ...  
Verilog代码命名六大黄金规则
2012-9-17 22:20
  • FPGA论坛
  • 8
  • 2214
Verilog HDL阻塞属性简介
2012-9-15 21:35
  • FPGA论坛
  • 5
  • 1897
VCC、VDD和VSS三种标号的区别
2012-11-24 20:46
  • FPGA论坛
  • 12
  • 2551
问一个LPC2292的问题
2012-11-19 14:15
  • ARM技术论坛
  • 1
  • 1752
nios程序编译时出现的问题
2013-3-23 22:32
  • FPGA论坛
  • 5
  • 3374
2
3
近期访客