xilinx rapidio ip核如何仿真
2019-10-12 10:20
- FPGA论坛
- 46
- 13780
猴哥 我现在在跑rapidio的核 工程已经生成综合通过 UCF文件也已经修改完毕 用的是ML605的板子 。我发现 ...
GTX收发数据仿真的问题
2019-5-12 12:12
- FPGA论坛
- 16
- 3834
生成IP CORE 选择GTX的那个核
赛灵思rapidIO IP核自带的实例问题请教
2013-9-4 20:13
- FPGA论坛
- 102
- 15571
我也出现了跟LZ一样的问题 MAP的时候报错 错误还是一样的
请问 virtex-6 的 gigabit IO 可以作为普通IO使用吗？
2012-12-18 22:50
- FPGA论坛
- 2
- 1594
我看来不行 DDR3对于管脚的要求比较高
2
3
近期访客