Image
Image

luyaker

+ 关注

粉丝 0     |     主题 11     |     回帖 104

AD7606-4 输入超过2.5V就不能正常采集
2012-6-21 19:50
  • 模拟技术论坛
  • 17
  • 6581
  您好!我也正在用2812控制AD7606,我的AD7606最高只能达到1k多的采样速度,即一个通道每秒最多能采一千多个 ...  
fpga驱动vga学习心得
2013-12-10 17:27
  • FPGA论坛
  • 30
  • 6809
  学习学习,谢谢分享!  
FPGA按键防抖动,最精简的写法只有10行
2016-11-7 14:21
  • FPGA论坛
  • 65
  • 25506
  判断verilog代码的优劣不能凭行数吧,亲。  
放一些我 iCore2 ARM / FPGA 双核心板的资料,独家资料 高清大图
2024-2-22 08:16
  • FPGA论坛
  • 398
  • 60025
  赞,可惜,俺是穷人啊!!等发了工资再买吧。。。  
CPLD的罕见问题
2013-7-8 09:48
  • FPGA论坛
  • 13
  • 2590
  抱歉啊,我眼神不大好使还是咋的,居然没有采纳你的答案。。。。 采纳错了,新手,请见谅 ...  
  很有用啊!!我现在就有可能是它的问题!肿么办呀,求救! 这个帖子就是我发的“CPLD寄存器值无故变化! ...  
  版主大人亲自回帖,倍感荣幸啊!:lol 我也觉得奇怪,还好输入信号断掉,它就不亮了,不然我就申请诺奖 ...  
  输入信号和CPLD之间隔了一个74ALVC164245的电平转换芯片,按照您的意思,就是说74ALVC164245提供了电源? ...  
CPLD寄存器值无故变化!!工程实际问题求救!!
2013-6-27 16:22
  • FPGA论坛
  • 3
  • 1458
  那您老有没有遇见这种问题啊,愁死我了,稍微复杂点的逻辑就出错。(仿真各种没问题) ...  
  本人已经找到一些现象和原因了。 我把下面的语句去掉了 {site1bin,site2bin,site3bin,site4bin} ...  
初次编程,求大神指点
2013-7-29 21:47
  • FPGA论坛
  • 11
  • 4432
  据说是区别不大,我只学过verilog,很容易上手;随便学一个先吧,其实后来搞FPGA也不是在研究语言,而是 ...  
  据说一般综合器会把不在敏感列表的情况综合成在敏感列表的情况,但是仿真器则不认为这样,这样会造成仿真 ...  
A/D;D/A
2013-9-17 21:35
  • FPGA论坛
  • 10
  • 2343
  A/D、D/A用的是啥芯片呀?  
2
3
近期访客