SDR SDRAM行首数据出错
2014-3-25 21:30
- FPGA论坛
- 9
- 1604
加工好的PCB，能不能返厂加定位孔？
2015-2-21 18:55
- PCB技术
- 13
- 3133
关于Quartus II 13.0输入括号（）的问题
2014-2-19 20:21
- FPGA论坛
- 6
- 2800
QuestaSim 10.1d分享（貌似比Modelsim功能强大）
2016-12-15 16:20
- FPGA论坛
- 12
- 8209
【分享】Cyclone II使用JIC文件烧写必须掉电才能正确运行
2014-1-4 10:25
- FPGA论坛
- 6
- 3169
ALTERA PLL的异步复位同步释放讨论
2013-12-25 16:53
- FPGA论坛
- 0
- 2548
要是电路的原理图能用verilog画就好了
2013-9-6 23:06
- FPGA论坛
- 6
- 1695
quartus ii 11.0的toggle rate在哪里设置？
2013-8-22 10:56
- FPGA论坛
- 0
- 2431
CPLD菜鸟请教这个原理图是什么意思？
2013-8-6 11:11
- FPGA论坛
- 10
- 2342
CPLD寄存器值无故变化！！工程实际问题求救！！
2013-6-27 16:22
- FPGA论坛
- 3
- 1458
CPLD的罕见问题
2013-7-8 09:48
- FPGA论坛
- 13
- 2590
2
3
近期访客