protel99 SE的原理图如何在power logic使用？
2007-8-6 16:55
- PCB技术
- 4
- 3438
所以这两天一直在power logic里重新画
新画的PCB图,求大侠批评!
2007-9-11 18:58
- PCB技术
- 79
- 11686
是结构要求就这么大吗？否则板子面积可以再小一些。C2和C3似乎是给集成电路做电源管脚保护的，那么应该尽量 ...
spartan3的配置问题
2008-6-17 15:00
- EDA 技术
- 4
- 2608
没有人回答，是问题太弱了么？
为什么使用QUARTUS II编译不生成.SOF文件？
2012-8-26 11:01
- EDA 技术
- 3
- 18458
先回答yadog的问题：编译信息没有发现有什么异常的。后来我分析了原因，2.vqm的作者调用了一个altera的IPco ...
为什么我在quartusII中包含一个文件会出错啊
2008-12-26 08:56
- EDA 技术
- 4
- 3577
关注，从来没有在verilog HDL中用过include,等待高手回复.
VC5510外部存储器的读写问题
2012-8-18 10:55
- 德州仪器MCU
- 10
- 4010
当然不用。
6# dewlife
最终还是自己解决了这个问题。
对于TI的C55系列DSP，如果想访问全部23位地址线的话，就要选择大存储器模式 ...
没有人回答:'(
晒晒新做的CYCLONE IV核心板 EP4CE15 共享原理图和测试程序
2025-8-3 23:55
- FPGA论坛
- 1502
- 178535
正好想学习CYCLONE IV的原理图。
华为FPGA设计高级技巧Xilinx篇
2012-9-9 11:47
- FPGA论坛
- 13
- 2737
看了下目录，觉得不错。回去慢慢学习，感谢楼主。
有ALTERA RapidIO经验的高手请进
2019-5-9 19:01
- FPGA论坛
- 10
- 4666
能，我现在做的产品已经实现了
还是自己回复吧。
就是drbell_s_chipselect和drbell_s_write（或者drbell_s_drbell_s_read）必须全拉高才能 ...
添加时序约束的技巧分析
2021-8-17 16:17
- FPGA论坛
- 30
- 7776
学习之
FPGA使用资源问题？
2013-8-9 15:16
- FPGA论坛
- 15
- 2093
想使用片上ram最好的方法就是调用megafuctions。
QUARTUS II HELP工具栏里面有megafuctions，点进去，里面 ...
如何给IP核RAM加一个使能引脚？
2014-6-27 15:19
- FPGA论坛
- 1
- 1293
1、首先选通是什么意思？我的理解是选通就是RAM有输出，不选通就是没输出。你的程序看起来选通是选择不同的 ...
Verilog的按键消抖与松手检测如何做到，求给个思路
2014-6-30 09:03
- FPGA论坛
- 8
- 3852
松手我那个程序里也有啊，既有从高到低，也有从低到高的检测。
上面就是一个简单的去抖动程序。
时钟的频率和去除抖动的时间自己根据产品实际确定。
程序的思路简而言之， ...
module remove
(
input rst_n,
input clk,//64KHz
input in,
output reg out
);
param ...
调用了cyc4内部乘法器，怎么内部乘法器使用率还是0%啊？
2014-6-26 10:09
- FPGA论坛
- 1
- 1119
应该是自动调用的。
有一种情况是乘法的结果没有被使用，综合的时候忽略了。相关源代码贴出来啊 ...
fpga 如何将普通IO口当串口用
2014-7-5 14:41
- FPGA论坛
- 4
- 1931
看你另一端是什么格式的？我一般做的都是8位并口信号转异步串口。
2
3
近期访客