VerilogHDL语法疑问
2008-8-29 15:48
- EDA 技术
- 6
- 2382
如果没有if(!rst)你的初始化赋值在什么地方啊？也就是你的clk_div为任意值？if会发生上电复位时执行 ...
CPLD或FPGA串口外包
2014-3-30 10:30
- 创业|外包|承接
- 5
- 3180
我也有成熟代码，且经过验证,有Cyclone电路图
可以满足你所有要求，并且扩展更多串口
并兼容2410的外部接口 ...
Altear MAXII系列CPLD 可以支持 SignalTAP吗？
2010-7-8 15:33
- EDA 技术
- 4
- 6006
谢谢 第一次使用CPLD 还请多多指教
是不是因为没有RAM，不可以支持啊？
如果我需要调试怎么办？
谢谢
2
3
近期访客