玩转VHDL-001编程规范
2017-9-18 14:33
- FPGA论坛
- 3
- 1446
二、IncDec()与DecInc()，读作ink dick与dick ink
例2中，提到了增减计数，用子进程描述如下：
Procedure I ...
002计数器
计数器在时序逻辑中应用极为普遍，用于计数、定时、分频和时序控制。对计数器的常用操作有装载 ...
......
玩转VHDL-004除法器-附函数解读
2019-1-31 22:52
- FPGA论坛
- 3
- 2882
下面正式进入RT_Divider的讲解。实现除法的原理类似于手除法：①根据商的位数QW和分母DW的位数在分子前补 ...
玩转VHDL-005 Sin函数发生器
2017-9-27 09:55
- FPGA论坛
- 3
- 1845
谢版主夸奖，吾将努力不懈。正在酝酿下一帖：实时FFT，然后再介绍点小的功能函数，比如格雷计数，并行伪 ...
代码简析
sin18b.mif文件用C语言生成，把0度到90度分成256等份，基值部分是取sin值乘219 - 1 = 524287再四 ...
新手求解释UART通信
2017-10-9 13:42
- FPGA论坛
- 7
- 1323
比如无校验位串口接收，用到两个计数器（分频计数器和比特计数器），实现接收可分4步：
1.根据串口速率与本 ...
玩转VHDL007-FFT
2017-10-6 12:34
- FPGA论坛
- 5
- 1656
不知为何从WORD贴到这里，格式变来变去。
打造自己的库函数
函数可提高代码的可读性，这一点毋庸多说。特别是C语言中的内联函数，纯粹是为了提高可 ...
上翅和下翅同时读写解决思路仔细分析算法描述语句或者浏览示例表格数据，可以发现：① 最后一轮，下翅和上 ...
FFT的FPGA实现设计思想
算法描述中提到的数组X[N]和W[N/2]，在FPGA中应分别以RAM和ROM形式存放，实部和虚部 ...
N点FFT算法描述
完整的FFT算法可分为三大步：数据输入、蝶形运算迭代、结果输出。这三部分细节如下所述。
...
玩转VHDL008-格雷计数器
2017-10-11 12:27
- FPGA论坛
- 1
- 1366
这个GrayInc(gv)可以把G[1]，G[0]一并写在循环里，代码看起来更简洁。
玩转VHDL009-异步串口UART
2017-10-16 17:33
- FPGA论坛
- 1
- 1692
串口字节接收恢复
在串口综述中提到，串口数据总是以0开始，紧接着是8个比特的数据，最后以1结束。也就是 ...
勇敢的芯伴你玩转Altera FPGA连载10：电源电路
2017-10-18 09:28
- FPGA论坛
- 1
- 1876
阅后必顶！个人感觉电源问题阐述全面
玩转VHDL011-同步系统设计准则（时钟问题续）
2017-10-23 15:54
- FPGA论坛
- 1
- 1285
准则6，尽量避免使用门控时钟。这就是上一帖的内容，不能随便拿来一个信号就用作时钟，特别是不要用组合逻 ...
FIFO内部动过的时序问题？
2017-10-24 09:13
- FPGA论坛
- 4
- 1034
给一个仅供参考的建议：如果是应用于产品的代码，不建议使用IP核生成的FIFO，最好用生成的RAM在加上了了几 ...
玩转VHDL013-4x4按键扫描
2017-11-4 00:05
- FPGA论坛
- 1
- 1202
小结
本示例中，用P1K来控制1ms时间，而没有用C1K的最高位作为时钟已在贴010和011中论述。
行11~14是对kCod ...
玩转VHDL014-SDR驱动器
2017-11-10 14:58
- FPGA论坛
- 3
- 1338
SDR驱动器实现
以SDRAM_HY57V.vhd为例。为行文语句流畅，下文在不引起混淆的情况下简记为。
由于HY57V每 ...
行6：clock为系统时钟，50M~100M范围。
行1~5为连接HY57V同名引脚，CLK、LDQM和UDQM在模块中未给出，电路 ...
2
3
近期访客