vhdl ‘stable 函数 以及 ’delayed函数 无效
2018-4-16 09:11
- FPGA论坛
- 2
- 1394
给输入a接入一个20M的方波信号，就可以看出仿真的效果了
玩转VHDL020-8B10B编码器
2018-4-16 17:10
- FPGA论坛
- 2
- 1793
我才发现，文本[ i ]若没有空格被解释成斜体，在页面上显示不出来了。
玩转VHDL019-8B10B编码序
2018-3-14 13:45
- FPGA论坛
- 1
- 1843
多谢建议，努力改进
如何实现上下管pwm互锁？？？
2018-2-24 11:02
- FPGA论坛
- 8
- 3077
硬件不同于软件，通常不关心初始值。这里的u_d对上下管来说是平等的。当上管先由0变成1时，优先级就被切换 ...
2
3
近期访客