如何使用约束 将一个接收模块放在接近IO脚的区域
2011-11-23 16:04
- FPGA论坛
- 18
- 7080
再问一下各位高手 俺的源代码中写的寄存器的名称是serial_stream_pos，如下：
为什么.UCF进行约束的时候 ...
12# 钻研的鱼
一个一个bit定位 这个倒是可以 就是比较麻烦
5# wahahaabc
鱼哥 俺试了一下 如果one寄存器是10bit 则MAP错误 提示如下：
ERROR:Pack:2811 - Directe ...
6# 钻研的鱼
这两天太忙了 还没有时间来弄这个 过两天试一下
3# 钻研的鱼
鱼哥 俺的设计这样约束不行
再问下鱼哥 INST "ddr2_top0/data_path0/data_read_controlle ...
使用SPARTAN-6 45T，想请教一下各位高手，比如设计了一个接收模块，在FPGA中有8路完全相同的接收模块，每个 ...
赛灵思FPGA世界的朋友，请帮忙投票哦！
2011-6-25 14:55
- FPGA论坛
- 23
- 4575
Virtex-6 FPGA ML605 评估套件限时促销
2011-6-24 13:24
- FPGA论坛
- 13
- 3254
LM3S9B96中文数据手册(北京锐鑫同创翻译)
2014-1-9 15:35
- 德州仪器MCU
- 52
- 12620
route delay很大的design,ISE如何约束更容易meet timing
2011-6-21 10:16
- FPGA论坛
- 24
- 7294
关于RLOC约束提供时序性能的问题
2011-7-6 21:06
- FPGA论坛
- 25
- 8139
Xilinx XST与Synplify综合结果差别大吗？
2011-6-20 11:12
- FPGA论坛
- 20
- 8183
请教关于晶振给fpga提供时钟的问题
2013-8-17 09:48
- FPGA论坛
- 36
- 12272
强啊，赛灵思Virtex-6助力LSI实现超强媒体加速器
2011-6-25 23:48
- FPGA论坛
- 10
- 3746
免费下载ISE13
2012-12-16 20:36
- FPGA论坛
- 19
- 5865
Xilinx Virtex5 LX110T FPGA开发平台
2011-6-22 20:52
- FPGA论坛
- 5
- 2939
2
3
近期访客