求助
2011-3-9 13:27
- FPGA论坛
- 4
- 2605
这种问题~ 你先去买本语法书好好看吧，基本在前面几章就讲到了
中间信号是否需赋值的区别
2011-4-12 19:11
- FPGA论坛
- 11
- 4245
LZ的代码用于测试的话还行，否则很不规范。
不统一赋初值的话，开始状态会很混乱，可能会对系统造成影响， ...
关于流水线请教
2011-3-17 10:50
- FPGA论坛
- 5
- 2904
前级处理时间比后级处理时间短，那么我们通过串并转换，让前级的数据分配到2个或2个以上的相同的后级处理模 ...
请教：FPGA芯片RAM分割问题（在线等）
2011-3-10 17:31
- FPGA论坛
- 8
- 3441
你做过资源评估吗？如果做过的话，那就换个比这个高级点的芯片，如果没有建议你做下。
对块ram来讲，一个BL ...
一个block ram是不能再分的，这个是块ram的最小单元了。你需要很多个小RAM的话，建议用LUT(当然我不知道你 ...
关于verilog的锁存器边沿触发和翻转的疑问
2011-3-17 10:36
- FPGA论坛
- 3
- 3745
你再仔细看看波形，这个是下降沿触发吗？？
2
3
近期访客