RAM读出的数据和写入的数据不一样，求解
2014-4-11 17:02
- FPGA论坛
- 3
- 4557
MIG生成ddr2控制器，ddr2读数据混乱，但是是写入的数据，求解
2014-4-9 10:12
- FPGA论坛
- 2
- 1720
【出售】低价抛售未拆封原厂xilinx板子：Spartan 3E 、Genesys V5、XUP V5
2014-1-2 15:15
- FPGA论坛
- 1
- 1380
MIg生成ddr2时序约束问题
2015-11-2 18:32
- FPGA论坛
- 38
- 9732
ddr2控制器在ISE中映射，如何修改时钟信号的UCF约束文件
2016-1-19 22:59
- FPGA论坛
- 5
- 2309
双口Ram
2013-12-19 12:28
- FPGA论坛
- 3
- 1202
ISE映射ddr2控制器时提示没有限定IOSTANDARD，需要修改UCF约束文件，如何解决。
2016-1-19 23:02
- FPGA论坛
- 5
- 2018
IP核通过综合，在映射时被移除，如何解决？？？
2013-12-17 10:09
- FPGA论坛
- 1
- 1497
fpga如何实现浮点指数运算？
2013-12-15 16:10
- FPGA论坛
- 5
- 6432
2
3
近期访客