带以太网软核的bootloader问题
2013-1-14 18:23
- FPGA论坛
- 15
- 2744
等待猴哥
QUARTUS编译错误
2012-12-11 20:57
- FPGA论坛
- 6
- 2660
我看猴哥给过你回答了。
有关XILINX DDR2/DDR3 - 数据掩码 (DM) 禁用时的DM信号端接
2012-12-9 19:05
- EDA 技术
- 5
- 3983
:)学习了。
Vivado HLS built-in library
2012-12-12 10:45
- FPGA论坛
- 14
- 3045
:)氧气
使用modelsim软件完成二选一数据选择器的仿真
2012-12-10 21:51
- EDA 技术
- 8
- 4477
:)你的头像是谁啊？是一个人么？
我与赛灵思的2012--在领先一代的All Programmable产品中快乐前行
2013-1-5 13:48
- FPGA论坛
- 170
- 16241
支持猴哥啊。
【亲们请进】二姨新版论坛已经改进
2013-1-3 20:15
- 21ic投诉|建议|站务
- 110
- 13033
:)支持小跑堂
如何在TB中产生随机信号？
2012-12-14 22:28
- FPGA论坛
- 6
- 2072
这个应该是没有吧。
基于FPGA的FIFO设计和应用
2012-12-10 21:48
- EDA 技术
- 2
- 1757
希望大家讨论。
赛灵思 ISE 12设计套件FAQ
2013-4-18 20:37
- FPGA论坛
- 11
- 2143
14) ISE 设计套件提供了哪些新的 IP 核？
ISE 12设计套件为 Virtex-6 和 Spartan-6 FPGA 设计提供了两个新 ...
赛灵思可扩展式处理器平台的优势
2012-12-15 21:06
- FPGA论坛
- 2
- 1519
3.片上定制加速器与外设实现了新应用和差异化产品
紧密集成的可编程逻辑支持现成的和定制的加速器与外设， ...
用赛灵思FPGA实现突发数据通信中Turbo码编译
2012-12-15 15:51
- FPGA论坛
- 4
- 2173
由于本方案中SISO模块将时分复用作为两个分量译码器，对应于一次译码迭代的两个半迭代过程。因此图4中的D ...
2.4 分量译码算法——MAX-Log-MAP算法
MAP算法需要大量的乘法运算和指数运算以及大量的存储，运算十分 ...
2.2 译码器的内部结构
Turbo码译码器由两个软输入/软输出分量译码器、交织器以及相应的解交织器构成。 ...
2 Turbo码译码器的FPGA实现 Turbo码译码器比较复杂，下面从译码器的接口、内部结构、内部的时序控制、分 ...
有关赛灵思基于ARM处理器处理架构的16个疑问
2012-12-31 19:04
- FPGA论坛
- 27
- 2988
5、客户当前能做什么？
赛灵思正在就 ARM 开发环境进行标准化，这样嵌入式系统团队就能立即开始评估各种选 ...
4、ARM/Xilinx协议与其他处理器／FPGA 联盟有何不同？
我们的协议超出了处理器内核的标准许可范围。2009年 ...
3、为什么赛灵思选择此时发布上述信息？
用于上述应用的高性能嵌入式系统开发周期较长，首先需要进行架构设 ...
2、该款可扩展式处理平台主要面向哪些应用？
该平台的架构设计面向包含多个外部输入的嵌入式系统，这种系统 ...
2
3
近期访客