xuxin5406

粉丝 1 | 主题 3 | 回帖 8

verilog hdl中是否有取整操作（函数或指令）

2013-4-16 19:08

FPGA论坛
5
10784

就是一般的模块代码！比如： module qz(a,b); input [7:0]a; output [7:0]b; initial a = 24.5; ...

2

3

近期访客