spartan3系列的IO输入时钟频率能到多大？
2012-5-20 23:46
- FPGA论坛
- 11
- 4507
250M肯定是可以的，要不怎么跑lvds接口。最大好像是667吧
MUX应用
2012-5-30 22:19
- FPGA论坛
- 4
- 2626
使用的时候切换就可以了
加速FPGA选择和系统设计的架构探索
2012-5-21 22:03
- FPGA论坛
- 5
- 2187
咋回事啊?
FPGA菜鸟入门前的准备
2012-5-22 15:50
- FPGA论坛
- 21
- 3658
进来看看，支持下!!
求EXCD-1开发板原理图
2012-6-5 09:44
- FPGA论坛
- 7
- 3226
好东西！谢谢分享！！！
LVDS收发问题请教
2012-5-11 14:08
- FPGA论坛
- 6
- 3272
1.输入端要做100欧姆阻抗匹配
2.就是输入后获取的DE hs，vs要按照输出的位置对应好。
3.楼主的可以用逻辑分 ...
如何知道FIFO中当前存有一个数据
2014-3-20 08:47
- FPGA论坛
- 7
- 3789
试了试，是这样的。
LVPECL 转LVDS
2012-2-10 21:34
- FPGA论坛
- 12
- 5044
谢谢分享
vccaux的约束问题
2011-12-27 13:52
- FPGA论坛
- 7
- 4757
我试过了，也觉得最好约束下。谢谢猴哥！
Xilinx Spartan-6 开发板及原理图（转贴）
2019-7-19 11:40
- FPGA论坛
- 33
- 10676
谢谢分享！
GSM和您讨论MicroBlaze那些事
2012-4-19 18:11
- FPGA论坛
- 82
- 14157
学习中。。。
2
3
近期访客