在FPGA设计环境中加时序约束的技巧
2014-2-17 21:20
- FPGA论坛
- 5
- 2083
说的非常好
放一些我 iCore2 ARM / FPGA 双核心板的资料,独家资料 高清大图
2024-2-22 08:16
- FPGA论坛
- 398
- 61338
谢谢分享！！！！！！！！！！！！！！
TI模拟工程师口袋参考书【连载】
2024-6-18 10:29
- 德州仪器模拟论坛
- 545
- 120900
谢谢楼主
【锆石科技】关于 Verilog HDL 语言的一些关键问题解惑
2024-2-6 19:21
- FPGA论坛
- 530
- 65875
学习下
强背景光下微弱信号检测讨论
2017-7-29 16:54
- 模拟技术论坛
- 25
- 3088
我也是这个想法，运用采样保持电路的思想
谢谢耐心指导
能否说下你的方案实现过程
这个也是一种思路，比较新颖。谢谢你的提议
非常感谢你的提议。做实验过程中发现的现象是，光照在杯子的两个侧壁时信号变化较大，光在杯子中心通过时 ...
不知道您说的调制是怎么调制，我现在的方案就是把发射管通入脉冲信号
谢谢你的建议，设备转速比较低
有一个圆盘转动机构，上边有孔位，用来放置透明小杯子。现设计一个电路用来检测孔位处是否有小杯子。选用的 ...
EPCS4下载固件失败，现象很奇怪
2017-9-6 16:43
- FPGA论坛
- 2
- 1294
电导率、PH计、浊度项目外包
2017-8-23 13:03
- 创业|外包|承接
- 1
- 799
CYCLONE II 配置时IO电平可以更改吗
2017-9-7 11:31
- FPGA论坛
- 1
- 1288
调试采样保持电路遇到的奇怪现象
2017-10-25 14:39
- 模拟技术论坛
- 7
- 1385
2
3
近期访客