zjjxt

粉丝 0 | 主题 4 | 回帖 6

能否用VERILOG写TB去测试VHDL的代码？

2015-10-10 22:00

FPGA论坛
4
1271

感谢，因为好多实例都是用VHDL写的，而我不想用VHDL，所以一直有这个担心。谢谢楼上 ...

2

3

近期访客