求教，modelsim的wave窗口问题。
2010-12-15 21:49
- FPGA论坛
- 2
- 4472
仿真的时候有个 workspace 窗口，里面在信号好单击右键，add ,点击add之后选择all signal,就都加进来了 ...
请教Cyclone II 的IO管脚的输出方式问题
2010-12-14 22:53
- FPGA论坛
- 4
- 3163
4 楼说的对！~
诚意请教高手
2011-5-14 19:47
- FPGA论坛
- 3
- 1731
没听过
Actel 的FPGA可以重复擦写吗？
2011-2-19 23:08
- FPGA论坛
- 10
- 3247
可以呀
学VHDL还是学verilog？
2011-2-18 13:08
- FPGA论坛
- 34
- 6628
你是那个学校的？我学习啊袄就是verilog呀！
还是学习verilog把~ 这个和C语言近，也容易
学懂，大部分 ...
2
3
近期访客