怎么让modelsim对xilinx原语模块进行仿真？
2015-11-12 14:16
- FPGA论坛
- 7
- 4906
是这样的。原始的程序是别人的一个程序，他们是用的VHDL写的。这个我跑了一下，是没有问题的，能够正确仿 ...
Hi，你好。我刚才用IP核生成了一个DSP模块，然后在modelsim里试了一下。问题还是一样的，编译能通过，但 ...
你是我要我先用IP核生成的DSP进行仿真？然后通过之后再用原语看看么？
用xilinx的原语模块设计了一个DSP48E1的程序，用modelsim对其仿真。编译是正确的，进行仿真时，提示错误：
...
altera与matlab是否有system generator做硬件协仿真？
2015-1-13 21:54
- FPGA论坛
- 1
- 908
求助一段C语言代码，将其变成VHDL/verilog语言
2014-3-27 13:29
- FPGA论坛
- 5
- 1151
system generator的环境变量怎么设置
2014-1-9 11:51
- FPGA论坛
- 0
- 990
闲来无事讨论下：关于FPGA做数字图像处理
2014-6-26 11:30
- FPGA论坛
- 15
- 2873
求教几款wireless USB芯片
2013-12-31 17:04
- USB技术专区
- 3
- 1737
求教wireless USB芯片
2013-12-18 10:41
- 电子技术交流论坛
- 0
- 1072
无线USB芯片
2013-10-8 17:04
- 电子技术交流论坛
- 18
- 3286
求PCIe-X1金手指侧的PCB封装库
2016-12-23 09:47
- PCB技术
- 0
- 2808
2
3
近期访客