论坛首页
任务活动
问答
论坛专题
登录
注册
漫步21世纪
+ 关注
粉丝
0
|
主题
0
|
回帖
4
加好友
私信
帖子
主题
回复
评论
quartus 里用verilog编程，'timescale为什么不能使用？
2012-3-15 12:50
FPGA论坛
8
4618
2
3
近期访客
