打印

求助: Altera问题

[复制链接]
1367|4
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
我在quartus II 中建了个工程,实现交通灯功能,代码如下:
module t3(red,green,yellow,clk);
input clk;
output  reg red,green,yellow;

parameter
on = 0,
off = 1;

initial
begin
  red = off;
  green = off;
  yellow = off;
end

always
begin
  red <= on;
  count(red,50);
  green <= on;
  count(green,100);
  yellow <= on;
  count(yellow,30);
end

task count(output color,input reg[13:0] times);
repeat(times) @(posedge clk);
color <= off;
endtask

endmodule

但综合时显示没有报错,但所用资源全部为0file:///C:/t3.jpg

请问问题出在哪里?

相关帖子

沙发
qqatscau|  楼主 | 2010-7-7 09:06 | 只看该作者

使用特权

评论回复
板凳
kely| | 2010-7-8 16:41 | 只看该作者
initial
begin
  red = off;
  green = off;
  yellow = off;
end
为不可综合语句,不会报错,也不会被综合

使用特权

评论回复
地板
qqatscau|  楼主 | 2010-7-9 09:02 | 只看该作者
但后面的 always 块和 task 也没有综合啊
请问这是为什么?

使用特权

评论回复
5
ar_dong| | 2010-7-9 22:49 | 只看该作者
这里应该没有这么写verilog的
在我理解里always模块里的过程是瞬间完成的
也就是说red=on之后又等于off了,编译器就直接=off了
repeat(times) @(posedge clk);这个语句有延时作用么

使用特权

评论回复
发新帖 我要提问
您需要登录后才可以回帖 登录 | 注册

本版积分规则

28

主题

156

帖子

0

粉丝