打印
[matlab]

ISE10.1:设计领域的融合促进设计工具走向整体解决方案

[复制链接]
1464|0
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
nan678|  楼主 | 2010-8-25 11:07 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
本帖最后由 nan678 于 2010-8-25 11:09 编辑

ISE 10.1设计套件:设计领域的融合促进设计工具走向整体解决方案
FPGA设计复杂性不断增加,先进的生产工艺不断引入新的设计实现挑战的情况下,设计人员最关心的问题是设计工具的吞吐能力、易用性和生产力、时序收敛和设计反复能力以及解决时序和功率等问题等能力。作为业界最佳解决方案之一的赛灵思ISE设计套件也在不断推陈出新,从ISE 7.1i到ISE 8.1i、ISE 8.9i,以满足新技术、新设计的需求。

“尽管如此,原来各自独立的工具仍将已经无法满足一些应用的设计需求,因为设计领域也在不同融合,设计团队需要满足所有设计实现选择的综合解决方案,包括逻辑、嵌入式和DSP应用。因此,在Xillinx看来,设计工具的融合是一个趋势。” 赛灵思公司软件产品营销总监Hitesh Patel最近对《电子系统设计》表示。

Xilinx最新推出的ISE Design Suite 10.1正是这一趋势下的创新成果。它是所有Xilinx设计工具的统一版本,通过这个集成环境完成逻辑、嵌入式和DSP应用设计,不但可以提高生产力,还可以通过片上系统(SoC)FPGA促进真正的系统级设计。

ISE Design Suite 10.1一举将所有的Xilinx设计工具,包括ISE Foundation、嵌入式开发套件 (EDK)、System Generator for DSP、 AccelDSP综合工具、ChipScope Pro 分析仪和ChipScope Pro Serial I/O 工具、 PlanAhead设计和分析工具以及ISE仿真器等统一在一个平台中,同时支持逻辑、嵌入式和DSP设计的全面设计环境,为FPGA逻辑、嵌入式和DSP设计人员提供赛灵思的整个设计工具产品线。




这样做的好处是显而易见的。首先,它将更容易满足时序预算要求、加快设计周转时间并允许一天内设计多次反复;其次,能简化引脚规划,更好地支持功率分析和优化;最后,工具也更易于使用,所有设计工具将统一打包发布更新颁布。

Hitesh Patel进一步解释道:“ISE Design Suite 10.1的更快速性能主要来自于以下几个方面:1. 通过在实施针对主流和大规模密度器件进行算法优化和微调,性能平均快8%;2. 利用PlanAhead中的交互设计和分析功能获得更快的性能;3. SmartXplorer技术支持在多台Linux主机上进行分布式处理,可在一天时间里完成更多次实施过程,通过利用分布式处理和多种实施策略,性能可以提升多达38%。此外,基于策略的新实施方法,可以由工具来完成尝试优化的工作,不必再输入复杂的设计,从而允许一天内多次反复设计。”

这个新的工具套件可以根据设计目标自动识别优化实施算法。在优化实施菜单中,现在设计人员可以选择“Balanced (缺省) ”选项提供性能和运行时间的平衡、选择“Timing Performance ” 选项提供优化性能、选择“Minimum Runtime”选项提供最小化运行时间、选择“Area Reduction”在对性能影响尽可能小的情况下减少逻辑片数量、选择“Power Optimization” 在对性能影响尽可能小的情况下降低动态功耗。

此外,满足功率预算是FPGA设计人员面临的一项越来越大的挑战,特别是工艺几何尺寸的不断缩小进一步加剧了这一问题。ISE Design Suite 10.1中的第二代XPower功率分析工具提供了改善的用户接口,按照模块、结构层次、电源轨和使用的资源分析功率更为容易,因此进一步增强了功率估算功能。对于采用65nm Virtex-5器件和Spartan-3 Generation FPGA的设计动态功率平均可降低10%和12%。

赛灵思ISE Design Suite 10.1版软件提供了一个可定制的环境,可以通过定制来适合设计人员的特殊需要。赛灵思亚太区产品市场经理Simon Ho指出:“整个ISE Design Suite 10.1只需要一个licence就可以获得所有的赛灵思设计工具。当然,用户可以根据自己的需要来决定购买哪些选项和功能。如果以后需要增加某些功能和工具,可以很方便地加进来。”

赛灵思还通过广泛业界合作来提供更好的验证能力。通过与Mentor Graphics公司的联合提供的IEEE IP加密模型,ISE Design Suite 10.1的运行速度最快可达原来的两倍。新的性能优化BRAM、DSP和 FIFO仿真模型进一步将RTL仿真运行时间缩短了一倍。

“实际上,赛灵思与EDA供应商的合作是多层次的。一方面,他们为赛灵思的设计工具提供新模型和新功能,另一方面,对于特别复杂和特别高端的设计,我们也会建议客户采用专业EDA供应商的设计工具。” Simon Ho说“相对而言,FPGA厂商提供的工具非常便宜,很受FPGA用户的喜欢,但对于特别复杂的设计,专业的EDA供应商能提供更好的解决方案。”

Simon透露,ISE Design Suite 10.1提供需许可证和免许可证两种版本,从网上下载的免许可证版本可供FPGA用户免费使用,但只支持比较低端的FPGA产品,不支持高端FPGA产品。

相关帖子

发新帖 我要提问
您需要登录后才可以回帖 登录 | 注册

本版积分规则

0

主题

70

帖子

1

粉丝