发新帖我要提问
返回列表
打印
[FPGA]

FPGA控制AD7606的时钟问题

[复制链接]
1707|2
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
我看看|  楼主 | 2017-10-5 11:36 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
AD7606, FPGA, 控制, 时钟, module
请问各位大神，用FPGA控制AD7606，时钟上有没有一个范围（最高最低时钟频率），能不能实现通过上位机发的指令选择AD7606_module的时钟，从而实现AD7606高采样率和低采样率的切换？

使用特权

评论回复 赏

相关下载

相关帖子
沙发
nethopper| | 2017-10-6 16:06 | 只看该作者
可以

使用特权

评论回复 赏
板凳
BigTree2017| | 2017-10-9 13:44 | 只看该作者
FPGA控制外设，特别是外接IC，需要仔细阅读数据手册，最好的学习的资料。

使用特权

评论回复 赏
返回列表
发新帖 我要提问
高级模式
B Color Image Link Quote Code 收费 Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

我看看

19

主题

35

帖子

2

粉丝