打印
[复制链接]
284|5
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
laocuo1142|  楼主 | 2023-7-11 11:17 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
沙发
欢乐家园| | 2023-7-24 15:37 | 只看该作者
除了TinyRISC-V外,当然还有很多适合学习的开源,

比如rPicoRV32
PicoRV32是一个小型、简单的RISC-V CPU核心,代码简洁清晰,易于理解和学习。它采用Verilog HDL编写,可以方便地进行FPGA和ASIC的实现。

可以试试哦,

使用特权

评论回复
板凳
欢乐家园| | 2023-7-24 15:38 | 只看该作者
RI5CY也比较好用,

RI5CY是ETH Zurich开发的高度可配置的RISC-V CPU核心。它支持RV32IM指令集,并具有可选的特性,例如乱序执行、分支预测等。RI5CY的代码结构较为清晰,适合学习和定制。

看你个人需求来选择开源呢。

使用特权

评论回复
地板
欢乐家园| | 2023-7-24 15:39 | 只看该作者
Serminator拥有保护性能,是新手常用的一款
Serminator是一个具有内存保护的RISC-V CPU核心,代码相对较小,适合学习和教育用途。它支持RV32I指令集,并包含一些常用的RISC-V扩展。

使用特权

评论回复
5
欢乐家园| | 2023-7-24 15:39 | 只看该作者
VexRiscv有很棒的移植性,根据需要可选择。

VexRiscv是一个高度可配置的RISC-V CPU核心,具有很好的移植性和扩展性。它支持RV32I指令集,并允许根据需求定制指令集和硬件特性。

使用特权

评论回复
6
欢乐家园| | 2023-7-24 15:40 | 只看该作者
我提出的这些都是带有开源代码和文档的,可以帮助初学者理解RISC-V架构和CPU设计。
可以先选择其中一个项目作为学习和实践的起点,然后再逐步深入了解RISC-V指令集和硬件设计。
循序渐进的学习。

使用特权

评论回复
发新帖 我要提问
您需要登录后才可以回帖 登录 | 注册

本版积分规则

980

主题

4028

帖子

10

粉丝