11种最佳高速PCB布线技巧总结

1万 · 2024-1-22 14:13

一、信号走线下方添加公共接地层
在信号走线下方添加一个公共接地层，确保PCB中任意2个接地点之间的阻抗最小。
当靠近地平面的外层用于安装高速组件，如果用微带线或者共面线的RF组件，另一侧安装不太重要的组件。第二个内层用于电源平面，电源平面尽可能大，这样可以降低阻抗。

1万 · 2024-1-22 14:13

二、在网格中添加过孔来避免热点信号过孔会在电源层和接地层中产生空隙。过孔定位不当会产生电流密度增加的平面区域，这些区域称为热点。

1万 · 2024-1-22 14:13

三、在路由高速信号，135°走线弯曲而不是90° 在路由高速信号时，弯曲应保持最小。如果需要弯曲，建议135°而不是90°。

1万 · 2024-1-22 14:14

四、增加瓶颈区域外的信号之间的距离以避免串扰走线之间应该保持最小距离，最大程度地减少串扰。串扰水平取决于两条走线的长度和距离。在某些区域，走线的布线达到了走线比预期更近的瓶颈。这个时候就需要增加额外信号之间的距离。也就是满足最低要求，间距也可以再增加一点。

1万 · 2024-1-22 14:14

五、增加菊花链路来保持信号完整性，避免长存根走线长短截线可能充当天线，从而增加符合EMC标准的问题。存根走线还会产生信号完整性产生负面影响的反射。高速信号上的上拉或下拉电阻是存根的常见来源。如果需要此类电阻，就需要此类电阻将信号路由为菊花链。

1万 · 2024-1-22 14:14

六、不要在差分对之间放置组件或者过孔将高速差分对互相平行布线时，它们之间应该保持恒定距离。这个距离有助于实现指定的差分阻抗。因尽量减少因焊盘入口而扩大指定间距的区域，差分对应对称布线。

1万 · 2024-1-22 14:14

七、结合长度匹配以实现正信号和负信号之间的紧密延迟偏差高速接口对到达目的地的时间有额外的要求，称为不同走线和信号对之间的时钟偏差。例如，在高速并行总线中，所有数据信号都需要在一个时间段内达到，以满足接收器的建立和保持时间要求。

1万 · 2024-1-22 14:14

八、不要在分割平面上路由信号不正确的信号返回会导致噪声耦合和EMI问题。设计人员在路由信号时应始终考虑信号返回路径。电源轨和低速信号采用最短返回电流路径。

1万 · 2024-1-22 14:15

九、分离模拟和数字地平面降低噪声定义单独的模拟和数字接地部分可以在原理图中轻松确定哪些组件和引脚应连接到数字地部分，哪些组件和引脚应连接到模拟接地部分。这类型的设计可以通过放置2个不同的地平面作为参考来布线。

1万 · 2024-1-22 14:15

十、在模拟地和数字地之间虚拟第划分布局在虚拟分割中中，模拟地和数字地在原理图中没有分开。此外，2个接地域在布局中也没有电气分离。在实际布局时是分开的，即在模拟地和数字地绘制了一个假想的分割线。这里应该仔细考虑虚拟分割平面的正确一侧来放置组件。

1万 · 2024-1-22 14:15

十一、组件的宽度接近走线宽度，可以实现最佳高速性能 PCB设计从原理图开始，特别是元件的选择，SMD是首选，因为更小的元件和更短的导线带来更稳定的高速性能。如果组件的宽度接近走线宽度，就可以实现最佳的高速性能。这有利于降低走线和元件焊盘之间的阻抗匹配问题。