系统设计人员正面临越来越多的挑战，他们需要在不降低系统组件（例如：高速
数据转换器）性能的情况下让其设计最大程度地节能。设计人员们可能会转而采
用许多电池供电的应用（例如：某种手持终端、软件无线设备或便携式超声波扫
描仪），也可能会缩小产品的外形尺寸，从而需要寻求减少发热的诸多方法。
极大降低系统功耗的一种方法是对高速数据转换器的电源进行优化。数据转换器
设计和工艺技术的一些最新进展，让许多新型 ADC 可以直接由开关电源来驱
动，从而达到最大化功效的目的。
系统设计人员们习惯在开关稳压器和 ADC 之间使用一些低噪、低压降稳压器
(LDO)，以清除输出噪声和开关频率谐波（请参见图 1）。但是，这种干净的电
源设计的代价是高功耗，因为 LDO 要求压降余量来维持正常的运行。最低压降
一般为 200 到 500mV，但在一些系统中其可以高达 1 到 2V（例如，ADC 的
3.3-V 电压轨产生自一个使用 LDO 的 5V 开关电源时）。
高速ADC的电源设计.pdf
(1.46 MB)
|
楼主
标题置顶
标题高亮
