- PCB铺铜问题 (17篇回复)
- cadence发给板厂做板可以只法.brd文件吗 (6篇回复)
- 有想兼职的IC模拟设计吗? (20篇回复)
- PROTELL99SE使用问题 (8篇回复)
- PADS Logic引脚门交换值（swap）是什么意思？ (1篇回复)
- cadence 16.6** 求大神帮忙 (4篇回复)
- 一块手机板的开发周期是多少天 (3篇回复)
- 我对IC设计的一点感想——望大家多交流 (36篇回复)
- 90工艺下的芯片所有MOS管沟道长度都是90nm吗？ (2篇回复)
- cpld程序烧一次后就再烧不进去了 (1篇回复)
- multisim继电器的例子。 (1篇回复)
- cadence**问题 (1篇回复)
- 建议在 本版加入一个个proteus分类 (1篇回复)
- 求助：allegro中用pad designer画焊盘无法保存 (7篇回复)
- lp wizard 10.5 到处的dra打开没有焊盘 (10篇回复)
- IC晶圆制作过程 (3篇回复)
- PCB设计中的飞线不显示的三种解决方法 (3篇回复)
- 2层板仿真如何设置叠层 (2篇回复)
- 问题解决，散分 (2篇回复)
- Vivado的使用详细介绍（1）：创建工程、编写代码、行为仿... (10篇回复)
- 关于Allegro环境变量和属性的详细描述资料 (3篇回复)
- 晶心科技开发者技术营----北京场开始啦 (1篇回复)
- 求助各位关于连线的问题 (11篇回复)
- 求教FPGA内置RAM读过程数据要下下个时钟有效要怎么处理 (1篇回复)
- 请问nsc logic counter.intlib在哪可以下载啊？ (1篇回复)
- 【活动贴】我一直用的ALLEGRO16.5快捷键分享 (16篇回复)
- 安装pads9.5和ee7.9.5共存出问题了 (4篇回复)
- orcad 添加网络标号的时候能不能选择？ (2篇回复)
- .DSN格式的原理图如何生成PADS95格式的网络？ (3篇回复)
- AD08的原理图 标题栏的 时间和路径 如何 隐藏？ (13篇回复)
- 间距2.54 管脚 连接器 (1篇回复)
- 新手，用ad10画的简单的板子，请大神们指点一下 (30篇回复)
- PCB设计技巧百问 (42篇回复)
- allegro原理图绘制网络标号问题求解 (0篇回复)
- 一个简单的测试工程，了解Altium的层次原理图 (2篇回复)
- 为什么PCB封装管脚号为字母（二级管引脚A、K）无法对应... (0篇回复)
- AD15 如何为不同的覆铜设置不同的距离规则呢？ (2篇回复)
- PCI9054与fpga通信时，读命令有延时，写命令就没有 (0篇回复)
- CPLD烧不进程序 (8篇回复)
- protel99怎样同时修改多个焊盘的网络 (11篇回复)