- 帮我看看 (3篇回复)
- 求源文件下载 (2篇回复)
- cadance生成网表时，没反应 (47篇回复)
- Allegro 16.6在win7 x64下的问题 (12篇回复)
- 千兆以太网 (0篇回复)
- ALtera MAX II 的参考设计 (2篇回复)
- allegro的视频教程下载 (28篇回复)
- Cadence Allegro16.5&16.6详细**安装教程 (1篇回复)
- 求Cadence 16.5以上版本的安装文件及**包 (5篇回复)
- allegro 16.2 中文教程 (1篇回复)
- 【喇叭求助】关于cadence layout，怎么做直角折线？ (21篇回复)
- orcad的文件，想转成AD的格式 (12篇回复)
- 求debussy下载地址 (2篇回复)
- Protel DXP 指导教程（三） (1篇回复)
- Protel DXP 指导教程（二） (2篇回复)
- Protel DXP 指导教程（一） (2篇回复)
- DXF文件怎么转Protel99se？ (3篇回复)
- altium 中使用harness处理总线bus时 编译出错 (4篇回复)
- AD原理图的小圆圈如何去掉呀 ？ (9篇回复)
- allegro遇到的一个奇葩问题 (8篇回复)
- Xilinx的floating license如何安装？ (1篇回复)
- 修改元件属性后PCB出现DRC无法进行元器件按ROOM摆放 (0篇回复)
- 菜鸟用OrCAD capture生成网络表时有一个question，不知道怎么回事，麻烦大家帮看一下 (2篇回复)
- hyperlynx仿真问题，如何设置混合信号层？？？ (1篇回复)
- Nios 双口ram (4篇回复)
- orcad生成网表时出现missing pin number的问题 (5篇回复)
- CAM制作的几个基本步骤 (2篇回复)
- MLX90363 (6篇回复)
- PADS原理图转AD时出现的元件参数问题请教. (2篇回复)
- Vivado中debug用法 (4篇回复)
- SDRAM啊~SDRAM~（NIOS下的verify fail问题） (3篇回复)
- PCI总线协议 (1篇回复)
- [教程分享] Protel封装库转换allegro封装库超详细步骤 (28篇回复)
- 经验之举---高速PCB设计中的屏蔽方法解说 (13篇回复)
- Allegro16.6原理图遇到的汉字问题 (4篇回复)
- 不点一下吗？Cadence Allegro 16.5相关资料都在这 (3篇回复)
- 求助大神，cadence16.6的xsection点击没有反应，这是什么问题 (2篇回复)
- 如何检测PADS Logic与PADS Layout中的元件是否一致 (1篇回复)
- 将PADS LOGIC 画的原理图导入PADS LAYOUT (1篇回复)
- 谁有HyperLynx软件？？ (4篇回复)