本版专家: gaochy1126
收藏本版 (43)|订阅

今日: 0|主题: 7743|帖子: 43222

[Allegro] 帮我看看 attach_img
2016-8-21 15:02 3 1104
[cadence] 求源文件下载 新人帖
2016-8-20 21:30 2 1105
[cadence] cadance生成网表时,没反应  ...23
2016-8-18 23:46 47 9089
[Allegro] Allegro 16.6在win7 x64下的问题
2016-8-18 17:19 12 11045
[FPGA] 千兆以太网 新人帖
2016-8-14 09:35 0 858
[FPGA] ALtera MAX II 的参考设计
2016-8-10 09:12 2 1292
[Allegro] allegro的视频教程下载 attach_img agree  ...2
2016-8-6 10:30 28 7284
[cadence] Cadence Allegro16.5&16.6详细**安装教程 attachment
2016-8-6 09:21 1 2067
[cadence] 求Cadence 16.5以上版本的安装文件及**包 新人帖
2016-8-5 20:01 5 1365
[Allegro] allegro 16.2 中文教程 attachment agree
2016-8-5 10:06 1 2723
[cadence] 【喇叭求助】关于cadence layout,怎么做直角折线? attach_img reward2.00 ...2
2016-8-4 22:43 21 4261
[Allegro] orcad的文件,想转成AD的格式
2016-8-4 21:55 12 7270
[FPGA] 求debussy下载地址 新人帖
2016-8-2 21:49 2 2021
[protel] Protel DXP 指导教程(三) attach_img
2016-7-31 13:55 1 1551
[protel] Protel DXP 指导教程(二) attach_img
2016-7-31 13:55 2 1145
[protel] Protel DXP 指导教程(一) attach_img
2016-7-31 13:53 2 1472
[protel] DXF文件怎么转Protel99se?
2016-7-29 10:10 3 7302
[protel] altium 中使用harness处理总线bus时 编译出错 attach_img
2016-7-28 14:38 4 5191
[protel] AD原理图的小圆圈如何去掉呀 ? attach_img
2016-7-27 09:34 9 6704
[Allegro] allegro遇到的一个奇葩问题 attach_img
2016-7-26 09:25 9 1517
[ISE] Xilinx的floating license如何安装? 新人帖
2016-7-25 22:09 1 1161
[Allegro] 修改元件属性后PCB出现DRC无法进行元器件按ROOM摆放 新人帖
2016-7-25 16:45 0 1210
[Allegro] 菜鸟用OrCAD capture生成网络表时有一个question,不知道怎么回事,麻烦大家帮看一下 新人帖
2016-7-25 14:46 2 2949
[PADS] hyperlynx仿真问题,如何设置混合信号层??? attach_img
2016-7-23 17:29 1 1328
Nios 双口ram
2016-7-22 13:53 4 4587
[Allegro] orcad生成网表时出现missing pin number的问题 新人帖
2016-7-21 16:26 5 2109
[protel] CAM制作的几个基本步骤
2016-7-21 16:26 2 1083
MLX90363
2016-7-18 14:35 6 2257
[PADS] PADS原理图转AD时出现的元件参数问题请教. attach_img
2016-7-13 16:07 2 1520
[ISE] Vivado中debug用法 agree
2016-7-13 11:50 4 3867
[Quartus] SDRAM啊~SDRAM~(NIOS下的verify fail问题)
2016-7-12 16:56 3 6473
PCI总线协议 attachment
2016-7-11 22:49 1 1527
[protel] [教程分享] Protel封装库转换allegro封装库超详细步骤 新人帖 attachment  ...2
2016-7-11 17:53 28 3672
[PADS] 经验之举---高速PCB设计中的屏蔽方法解说
2016-7-11 16:27 13 1975
[Allegro] Allegro16.6原理图遇到的汉字问题 attach_img
2016-7-7 12:56 4 2776
[cadence] 不点一下吗?Cadence Allegro 16.5相关资料都在这 attach_img
2016-7-7 09:43 3 1403
[cadence] 求助大神,cadence16.6的xsection点击没有反应,这是什么问题
2016-7-2 09:18 2 1989
[PADS] 如何检测PADS Logic与PADS Layout中的元件是否一致
2016-6-30 19:50 1 1776
[PADS] 将PADS LOGIC 画的原理图导入PADS LAYOUT
2016-6-30 19:49 1 1833
谁有HyperLynx软件??
2016-6-30 10:54 4 986
下一页 »

快速发帖

还可输入 80 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

在线客服 返回版块 返回顶部