EDA 技术

今日: 1|主题: 7623|帖子: 42614 收藏 (42)

1 ... 36 37 38 394041 42 43 44 ... 191 / 191 页下一页

新窗全部主题最新精华有附件最多回复最多查看零回复更多 \| 显示置顶


[protel] PROTELL99SE使用问题 se protell99 AC wcg13537439710 2015-10-13 22:31 8 1817
[PADS] PADS Logic引脚门交换值（swap）是什么意思？ pads 引脚 hxy2012 2015-10-13 12:13 1 3791
[cadence] cadence 16.6** 求大神帮忙 cadence TE gongly 2015-10-13 11:44 4 5335
[Allegro] 一块手机板的开发周期是多少天手机 xiaoxu995 2015-10-12 21:29 3 1518
我对IC设计的一点感想——望大家多交流 ...2 IC设计电路微电子 pnono 2015-10-10 23:59 36 7807
90工艺下的芯片所有MOS管沟道长度都是90nm吗？ MOS MOS管芯片 DAQassistant 2015-10-10 23:58 2 957
[CPLD] cpld程序烧一次后就再烧不进去了引脚 module whiteLi 2015-10-10 16:27 1 1235
[multisim] multisim继电器的例子。 multisim 继电器 AC sxpujw 2015-10-8 08:45 1 2467 1
[cadence] cadence*问题 cadence破解 se TI gaoxiangkai 2015-10-8 08:44* 1 665
[multisim] 建议在本版加入一个个proteus分类 Proteus TE proteu 52mcu 2015-10-8 08:34 1 785
[Allegro] 求助：allegro中用pad designer画焊盘无法保存 ALLEGRO designer pad okhxyyo 2015-10-7 20:13 7 2198
[Allegro] lp wizard 10.5 到处的dra打开没有焊盘 Wizard AC cm398515912 2015-10-7 14:56 11 2906
IC晶圆制作过程晶圆 ic 光刻 szaddz 2015-10-7 12:08 3 1256
[Allegro] PCB设计中的飞线不显示的三种解决方法 pcb设计 AC 快捷键 pcbca2012 2015-9-30 10:18 3 1651
[Allegro] 2层板仿真如何设置叠层仿真 AC IO msy912 2015-9-30 09:37 2 1547
[FPGA] 问题解决，散分 FPGA PGA gygp 2015-9-29 15:23 2 830
[ISE] Vivado的使用详细介绍（1）：创建工程、编写代码、行为仿... 编写代码 Vivado gaochy1126 2015-9-29 15:21 10 1479
[Allegro] 关于Allegro环境变量和属性的详细描述资料 ALLEGRO scslb 2015-9-26 08:21 3 2128
晶心科技开发者技术营----北京场开始啦开发者 AN des guidiantanglei 2015-9-25 12:03 1 692
[PADS] 求助各位关于连线的问题 route TE Yyan4312178 2015-9-24 15:11 11 956
[FPGA] 求教FPGA内置RAM读过程数据要下下个时钟有效要怎么处理 FPGA PGA 小边 2015-9-23 14:57 1 622
[protel] 请问nsc logic counter.intlib在哪可以下载啊？ TE 805887347 2015-9-21 09:15 1 2296
[protel] 【活动贴】我一直用的ALLEGRO16.5快捷键分享 ALLEGRO 快捷键 Allegro16 feihong777 2015-9-21 09:10 16 3345
[PADS] 安装pads9.5和ee7.9.5共存出问题了 pads9.5 ic Graphic dcs2011 2015-9-20 21:01 4 5567
[Allegro] orcad 添加网络标号的时候能不能选择？ OrCAD 网络 AC king3306 2015-9-18 13:09 2 2856
[PADS] .DSN格式的原理图如何生成PADS95格式的网络？原理图 PADS9 网络 JobShare 2015-9-18 00:19 3 1506
[protel] AD08的原理图标题栏的时间和路径如何隐藏？原理图 AD AC ElectronF0 2015-9-17 16:55 13 4730
[protel] 间距2.54 管脚连接器连接器管脚 AC 厉云尘 2015-9-15 15:27 1 676
[protel] 新手，用ad10画的简单的板子，请大神们指点一下 ...2 ad10 AD 贪玩不回家 2015-9-15 08:29 30 5579
[protel] PCB设计技巧百问 ...2 3 pcb设计信号布线 gaochy1126 2015-9-11 09:58 42 6233
[Allegro] allegro原理图绘制网络标号问题求解 ALLEGRO 原理图网络 hutushenxinxin 2015-9-10 22:20 0 910
[protel] 一个简单的测试工程，了解Altium的层次原理图 Altium 原理图 sheet taowa 2015-9-10 13:45 2 955
[PADS] 为什么PCB封装管脚号为字母（二级管引脚A、K）无法对应... 引脚管脚 PCB封装 hxy2012 2015-9-10 11:46 0 1740
[protel] AD15 如何为不同的覆铜设置不同的距离规则呢？ AD15 AD szn1423 2015-9-9 15:04 2 4237 1
[FPGA] PCI9054与fpga通信时，读命令有延时，写命令就没有通信 FPGA PCI9054 today521 2015-9-9 11:21 0 689
[CPLD] CPLD烧不进程序进程管脚夏天的雨 2015-9-7 21:11 8 3534
[protel] protel99怎样同时修改多个焊盘的网络 PROTEL99 网络 advanced geodesics 2015-9-7 09:35 11 2788
[Allegro] 打开文件时出错，请高手分析问题 des desktop chzyskl 2015-9-6 20:26 5 1014
[cadence] cadence 打开原理图报错 cadence 原理图 adf getmore 2015-9-4 21:56 2 2355
[PADS] pads布局时如何让飞线距离最短 pads NET vi boli505 2015-9-4 10:59 0 736