本版专家: gaochy1126
今日: 0|主题: 7709|帖子: 42939 收藏 (43)
[ISE] 这里有没有研究Vivado的
2015-12-31 10:45 3 1225
[FPGA] 转载:FPGA设计经验谈 —— 10年FPGA开发经验的工程师
2015-12-28 21:25 1 1466
[protel] EDA软件使用经验与心得----Cadence_Allegro软件篇 attachment
2015-12-27 20:04 0 3124
[PADS] 关于pads导入dxf文件的问题~~~~~大神们…………求解……谢谢…… 新人帖 attach_img
2015-12-27 11:15 0 1348
[PADS] 新人贴 新人帖
2015-12-25 20:35 1 966
[FPGA] 转:FPGA经验分享
2015-12-23 09:02 0 1223
[Allegro] allegro 使用技巧
2015-12-23 08:38 16 17280
[protel] altium 拼板相关
2015-12-22 12:31 14 2450
[protel] Altium怎么设置过孔原件布线只在底层
2015-12-19 16:47 3 2037
[Allegro] 格式转换 新人帖 attach_img
2015-12-16 22:19 3 931
[Verilog HDL] vhdl求助 ,各位大大们帮帮忙,能不能帮忙看看这段程序错在哪里 新人帖
2015-12-15 11:25 0 1089
[protel] 如何自动编元件位号 新人帖 attach_img
2015-12-14 08:49 3 1334
[cadence] pspice软件打不开,总是跳出这框框,大神教教。。 attach_img
2015-12-13 19:49 1 1258
[protel] 请问自定义的电源网络如何与IC的默认VCC引脚连接?
2015-12-11 10:19 2 1245
[protel] AD规则的问题:“minimum solder mask sliver”? attach_img
2015-12-11 09:46 7 17229
[protel] altium10分割覆铜显示问题 attach_img
2015-12-10 22:04 7 1562
[Allegro] allegro导入网表问题报错!!
2015-12-10 21:14 2 5692
[multisim] 调光灯电路仿真 新人帖
2015-12-9 12:46 1 1112
外围元件最少的车灯方案IC yy2002
2015-12-7 18:02 0 1239
[FPGA] KAI0340CCD驱动信号问题 新人帖
2015-12-7 10:50 7 1021
[protel] ad10 生成的pcb没有网络 attach_img
2015-12-5 10:51 6 2549
[FPGA] MDK 新人帖 attach_img
2015-11-30 22:33 6 983
[FPGA] Chipscope 在验证SPI指令时,只能抓取到执行最后一个指令的信号波形,这是为什么?
2015-11-30 22:32 3 822
[FPGA] fpga_液晶显示 attachment
2015-11-30 22:31 4 1041
[protel] 请教:四层板的自动布线,应该用哪个布线策略 ? attach_img
2015-11-29 17:10 3 5011
[protel] 请教:“rip-up violations after routing”是什么意思 ? attach_img
2015-11-29 15:52 3 2764
[protel] AD问题:请教,这个符号是什么意思 ? attach_img
2015-11-28 12:11 4 3032
[protel] 请教:这里的>50%是什么意思 ? attach_img
2015-11-28 12:09 3 1272
[protel] 求一个SCSI 100的protel封装,谢谢!
2015-11-27 17:57 1 1356
[protel] AD10 原理图使用了端口 转成PCB 飞线没有无网络 求解决 attach_img
2015-11-27 12:41 8 3831
[Allegro] 高速PCB设计在线答疑【0826篇】【Cadence Allegro视频】 attach_img
2015-11-26 23:02 0 1256
[Allegro] 高速PCB设计在线交流【0715篇】【Cadence Allegro视频】 attach_img
2015-11-26 22:58 0 1445
[Allegro] PCB工程师的选择、发展与**【Cadence Allegro视频学习】 attach_img
2015-11-26 22:50 0 1226
[protel] altium designer 有这个功能吗 ? attach_img
2015-11-25 20:07 13 1549
[FPGA] 什么是EDA软件?
2015-11-25 20:06 5 1396
[protel] 电路仿真软件LTSpice IV中TVS管模型参数问题
2015-11-25 10:38 3 3186
[Allegro] 同步问题 新人帖
2015-11-24 18:22 2 919
[cadence] cadence 610 DRC,EXR和LVS的问题 新人帖 attach_img
2015-11-23 12:14 0 850
[PADS] pads logic如何默认隐藏管脚号 attach_img
2015-11-21 13:29 1 3303
[PADS] 求 PADS9.5 **版 软件包 ?
2015-11-21 13:28 4 1708
下一页 »
快速发帖
还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则