本版专家: gaochy1126
收藏本版 |订阅

今日: 0|主题: 7845|帖子: 44074

[cadence] orcadspice中的限幅器在那里找
2019-12-4 10:26 0 1162
[Verilog HDL] 提问 新人帖 attach_img
2019-12-4 07:55 0 1138
[Allegro] ADS PA仿真中应该注意的PA封装模型的参考面问题 新人帖 attachment
2019-12-3 12:58 2 1533
[PADS] PCB线宽应该走多大 attachment
2019-12-2 21:21 19 4069
新手学EDA,verilog HDL和VHDL两种语言如何选择?
2019-11-30 22:09 19 6162
安装inspectrum
2019-11-29 19:11 0 1061
Vmware Ubuntu无法完成文件拖拽
2019-11-24 15:46 0 1408
求QFN-36芯片封装服务
2019-11-21 15:47 1 3115
[Allegro] 焊盘与线宽的问题,请教
2019-11-15 23:10 4 1364
[Allegro] cannot find a ppt part that matches the instance properties
2019-11-12 14:11 1 8456
[protel] Proteus7.7
2019-11-6 18:24 9 2081
[protel] PCB工程师不得不看:超级实用AD常用快捷键总结(新手推荐) attachment
2019-11-1 15:50 3 1529
[PADS] PADSVX.1.2的图文**教程和**文件 新人帖 attachment agree
2019-10-28 15:20 4 2885
[cadence] SI仿真小白,求问各位大神,Cadence16.5做仿真的IBIS模型来源? 新人帖
2019-10-27 23:26 5 2677
[cadence] ORCAD层次原理图编号重复问题 新人帖
2019-10-24 11:52 0 1857
[PADS] PADS 9.5 更改虚拟T点的网络拓扑操作视频 attachment
2019-10-23 21:49 10 4969
[protel] 四层板中,用AD软件BGA布线技巧 attachment
2019-10-23 21:48 4 4464
[cadence] 亲们,3.75/7.25 mil 线宽/线距,国内板厂能做吗?
2019-10-23 21:47 4 1211
[cadence] allagro软件应用
2019-10-22 10:54 1 985
[protel] 请教,altium 圆弧布线后如何实现 两端平 新人帖 attach_img
2019-10-17 14:04 0 793
[FPGA] SRIO IP core在vivado下的**license,免费赠送给各位! attach_img
2019-10-17 00:13 5 2740
[protel] AD19 设计rule 如何增加一条ic 焊盘间距的规则 attach_img
2019-9-27 17:29 1 3118
[PADS] PADS到底哪里好了 //-_-// attachment  ...234
2019-9-19 21:51 67 34136
ubuntu18系统 Qt Error BadAccess
2019-9-18 09:07 0 731
[Allegro] allegro导入网表出问题
2019-9-16 17:36 3 2617
[FPGA] [求助] 用FPGA可以输出DDS信号,但是不能输出连续电平 新人帖
2019-9-16 10:43 1 1149
[FPGA] JTAG下载
2019-9-16 10:27 2 1383
gnuradio-runtime.dir/prefs.cc.o错误的解决
2019-9-15 20:36 1 1517
c++:internalcompilererror:Killed(programcc1plus) 转
2019-9-15 15:57 0 997
[protel] AD19 原理图模式中 选中的网络状态,怎么取消??? attach_img
2019-9-10 08:26 2 4743
下一页 »

快速发帖

还可输入 80 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

在线客服 返回版块 返回顶部