EDA 技术

今日: 0|主题: 7763|帖子: 43400

1 ... 31 32 33 343536 37 38 39 ... 195 / 195 页下一页

新窗全部主题最新精华有附件最多回复最多查看零回复更多 \| 显示置顶


[Allegro] allegro16.6 死机问题 Allegro16.6 应用程序布线 leastbad 2017-1-3 11:59 11 13452
[Allegro] Allegro文件类型后缀说明 ALLEGRO symbol mb lzmm 2016-12-28 22:18 1 1332
[cadence] Cadence中常见文件格式 cadence PCB pc lzmm 2016-12-28 22:18 1 3532
[Verilog HDL] 改为复位键高电平有效电平 ST 张默小 2016-12-25 09:54 1 1149
[FPGA] 500ms内数脉冲数脉冲 ST RS whw3245906 2016-12-25 09:53 3 1550
[protel] 新人求助电路会飞的小猪大猪 2016-12-25 09:47 5 778
[Verilog HDL] EDA程序四位加法器改为五位加法器 EDA ic 张默小 2016-12-24 20:14 1 1073
[Verilog HDL] 改为3位向量乘法器向量乘法器 ST 张默小 2016-12-24 20:09 0 1005
[PADS] pads pcb一条线布一半时点完成就会自动布线 pads PCB 自动布线 nb533 2016-12-23 21:30 1 2041
[Quartus] quartus 9分频问题 ST ic adados 2016-12-23 21:28 2 1137
[Allegro] 小哥Cadence Allegro DDR3公开课视频（170+工程师参加） ALLEGRO cadence 工程师小哥Allegro 2016-12-23 21:26 2 2559
[cadence] orcad中如何去掉design cache中的路径信息呢？ CACHE Design OrCAD shiyang800 2016-12-20 08:11 4 2526
[Verilog HDL] 有关时钟的问题时钟 hz ps youwenzh 2016-12-20 05:47 14 1438
[protel] 用Altium导入GERBER反向生成PCB文件步骤 Altium gerber PCB文件 pcbchaoban 2016-12-19 15:16 5 7654
[protel] cadence16.5的原理图如何转换为AD格式？原理图 cadence16.5 AD格式 ElectronF0 2016-12-16 08:28 11 8136
镜像电流源电路的疑惑 ...2 电流电路 jack_shine 2016-12-16 08:09 39 9784
[protel] 在AD中，怎么画排阻？求高手指点，谢谢！！！ AD yan心跳 2016-12-15 20:18 4 6190
[PADS] PADS 重叠线怎样通过软件检查出错 pads 软件 PCB billy_2005 2016-12-13 14:50 2 1747
[cadence] 才玩了两天，我就觉得我不着道了，布线这两个问题已崩溃布线电脑电气 innere 2016-12-12 11:13 5 1221
[PADS] pads layout中的层设置成最大后怎么样改回? layout pads ADSL qvb123 2016-12-11 09:05 2 9849
[FPGA] 卡尔曼滤波原理卡尔曼滤波滤波 AC isseed 2016-12-8 11:24 5 1309
[multisim] multisim如何添加仿真模型？ ...2 multisim 仿真模型 AN wanliuneng 2016-12-7 11:11 27 15392
[protel] 一种快速估算PCB走线电阻的方法 PCB走线电阻电路 gaochy1126 2016-11-26 11:20 13 6495
[cadence] 下面的NCverilog tcl脚本内容求大神帮忙解释一下 tcl verilog 脚本 t851018986 2016-11-25 22:03 1 2499
[protel] Nexys3_sch Nexys3 Nexys nex isseed 2016-11-24 14:01 2 972
[multisim] lc振荡电路振荡电路振荡电路 isseed 2016-11-24 14:00 1 1188
[Allegro] 各种振荡器电路的计算器计算器 AC sanfuzi 2016-11-23 09:56 5 2173
[protel] 千兆以太网差分走线等长问题差分走线千兆以太网网线 ersh 2016-11-22 18:21 0 7438
[PADS] PADS ROUTER 动态走线时不可控制的自动修线，如何关闭？ pads router 控制 yiquan 2016-11-20 11:02 4 5732
[Quartus] 关于quartus9.0的 megaWizard plug-in manager问题 Manager Wizard enjoy_Day 2016-11-20 11:01 2 2276
[Quartus] 对于多位数据的输入端口，在波形仿真时，具体应该怎么办仿真端口 Proton—— 2016-11-13 22:40 0 1084
[protel] cadence仿真会不？？这里有本书，过来下呗~！ ...2 3 4 cadence 仿真 AC elec921 2016-11-8 14:07 62 11755
[Allegro] allegro GXL 版本还不如 XL版本？ ALLEGRO AC liuyagz 2016-11-8 09:51 2 3965
请问仪器面板上外面贴着这个有按钮和显示窗口是什么？仪器 AC Nivans 2016-11-7 15:17 8 1378
[multisim] 电路设计软件电路电路设计软件 houjiakai 2016-11-6 20:33 2 1342
[Allegro] Allegro差分线布完后怎么批量修改差分线的间距 ALLEGRO change yulaoda 2016-11-3 22:09 6 3828
[protel] Bitmap to Protel PCB工具软件 PCB protel 软件 houjiakai 2016-10-27 21:28 1 1405
[protel] PCB使用教程，PCB使用技巧，PCB布线规则 pcb布线 AC houjiakai 2016-10-27 21:28 1 1013
[protel] 出现这样 xing841477968 2016-10-23 21:15 11 1415
[cadence] CADENCE原理图与PCB设计说明 cadence pcb设计原理图 aspoke 2016-10-22 22:00 3 1368

1 ... 31 32 33 343536 37 38 39 ... 195 / 195 页下一页

今日: 0|主题: 7763|帖子: 43400

快速发帖

浏览过的版块