【可编程Asic(FPGA、CPLD)技术交流,HDL coding style讨论,EDA软件工具使用】
本版专家: gaochy1126
收藏本版 |订阅

今日: 0|主题: 7845|帖子: 44078

 
[FPGA] ESD整改策略 attachment
2026-9-30 19:56 0 15
[FPGA] CAN入门 attachment
2026-9-30 19:55 0 20
[cadence] PCB多层板设计总结
2026-9-30 19:55 0 20
[FPGA] verilog分频程序
2026-9-30 19:52 0 22
[FPGA] FPGA学习笔记
2026-9-30 19:50 0 16
[Verilog HDL] 分频器 attach_img
2026-8-31 22:11 0 68
[Verilog HDL] Verilog实例数组 attach_img
2026-8-31 22:09 0 61
[FPGA] 关于verilog中的signed类型 attach_img
2026-8-31 22:07 0 69
[FPGA] 仿真分析
2026-8-31 21:57 0 71
[FPGA] FPGA LE与门
2026-8-31 21:54 0 71
[Quartus] Quartus II中上拉电阻的设置方法 attachment
2026-6-29 21:20 0 69
[Verilog HDL] 数字逻辑设计 attachment
2026-6-29 21:08 0 59
Verilog时序 attachment
2026-6-29 21:07 0 59
[Verilog HDL] VerilogHDL attachment
2026-6-29 21:07 0 55
[Quartus] Modelsim仿真技巧 attachment
2026-6-29 21:06 0 59
[FPGA] Verilog定义时钟
2026-5-30 15:31 0 79
[Verilog HDL] Verilog设计分频器
2026-5-30 15:24 0 73
[FPGA] 时序约束
2026-5-30 15:16 0 67
[FPGA] FPGA学习的一些误区
2026-5-30 15:13 0 60
[FPGA] C语言书写规范 attachment
2026-5-30 15:11 0 61
[protel] PCB+LAYOUT手册 attachment
2026-5-30 15:09 0 58
[cadence] allegro使用汇总
2026-3-31 20:03 0 72
[FPGA] 为什么PCB上的单端阻抗控制50欧姆
2026-3-31 20:02 0 74
[FPGA] 关于ESD的设计方法
2026-3-31 20:01 0 84
[FPGA] Verilog实例数组
2026-3-31 19:58 0 64
[FPGA] FPGA中亚稳态
2026-3-31 19:52 0 86
RK3568 PCB LAYOUT 设计工艺建议 — 深鑫胜 新人帖
2026-3-20 23:53 0 57
[cadence] KiCad 9.0.8 Release
2026-3-18 11:36 0 78
[PADS] KiCad Version 10.0.0 Release Candidate 2 Available
2026-3-10 15:28 0 80
[Allegro] 电子专业大学生应该什么时候学PCB最好?
2026-2-26 13:52 0 168
下一页 »

快速发帖

还可输入 80 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

在线客服 返回版块 返回顶部