EDA 技术

【可编程Asic（FPGA、CPLD）技术交流，HDL coding style讨论，EDA软件工具使用】

本版专家: gaochy1126

今日: 13|主题: 7656|帖子: 42676 收藏 (42)

本版赏金已达 34.00元(功能说明)论坛赏金排名第 77 名

12 3 4 5 6 7 8 9 10 ... 61 / 61 页下一页

新窗全部主题最新精华有附件最多回复最多查看零回复更多 \| 显示置顶



[Verilog HDL] 有限状态机 New 有限状态机 gaochy1126 2024-12-31 08:38 0 58
[Verilog HDL] 复杂时序逻辑电路 New 时序时序逻辑时序逻辑电路 gaochy1126 2024-12-31 08:38 0 72
[FPGA] 简单时序逻辑电路 New 时序时序逻辑时序逻辑电路 gaochy1126 2024-12-31 08:37 0 70
[FPGA] 复杂组合逻辑电路 New 电路组合逻辑电路逻辑电路 gaochy1126 2024-12-31 08:37 0 66
[Verilog HDL] 简单组合逻辑电路 New 电路组合逻辑电路逻辑电路 gaochy1126 2024-12-31 08:36 0 64
[Verilog HDL] 基础逻辑门 New gaochy1126 2024-12-31 08:35 0 48
[FPGA] 代码风格规范 New 代码 gaochy1126 2024-12-31 08:34 0 68
[FPGA] Testbench 的编写与应用 New ST TE TEST gaochy1126 2024-12-31 08:34 0 66
[ISE] Vivado 安装和使用 New AD Vivado vi gaochy1126 2024-12-31 08:34 0 58
[FPGA] LogiSim 工具 New GIS SIM logisim gaochy1126 2024-12-31 08:33 0 60
[Verilog HDL] Verilog 语法入门 New verilo verilog gaochy1126 2024-12-31 08:33 0 68
[Allegro] Altium Designer规则及覆铜设计小技巧 New Altium Design Designe gaochy1126 2024-12-31 08:32 0 62
[Verilog HDL] 哪个软件写verilog体验最好？ verilo verilog 软件 gaochy1126 2024-11-30 21:37 0 1892
[Verilog HDL] VHDL、Verilog和SystemVerilog的比较 HDL ST System gaochy1126 2024-11-30 21:36 0 1801
[Verilog HDL] vhdl和verilog哪个好? HDL VHDL hd gaochy1126 2024-11-30 21:35 0 1735
[Verilog HDL] Verilog &与&&的区别 verilo verilog AMP gaochy1126 2024-11-30 21:33 0 1779
[Verilog HDL] Verilog中“=”和“<=”的区别 verilo verilog gaochy1126 2024-11-30 21:33 0 1702
[Verilog HDL] 如何写好状态机_fpga_verilog FPGA PGA verilo gaochy1126 2024-11-30 21:32 0 1816
[Verilog HDL] 状态机实例电路 gaochy1126 2024-11-30 21:32 0 1734
[Verilog HDL] 赋值运算符‘＜=‘和‘=‘ 运算符 verilo verilog gaochy1126 2024-11-30 21:31 0 1767
[Verilog HDL] 非阻塞赋值阻塞阻塞赋值 verilo gaochy1126 2024-11-30 21:30 0 1721
[protel] 塔革特官方教学直播第二期：原理图的绘制 EDA软件 pcb设计电子工程师 Target3001 2024-11-21 14:55 0 2119
[protel] 塔革特官方教学第一期：元器件及其库相关操作 EDA软件 PCB技术电子工程师 Target3001 2024-11-8 11:29 0 2716
[FPGA] 寻找项目合作伙伴或者合伙人芯片 ip SOC gdzz 2024-11-6 16:45 1 2849
[protel] 如何使用TARGET3001!创建异形焊盘的封装 EDA软件 PCB技术电子工程师 Target3001 2024-10-17 10:48 0 3558
[Verilog HDL] 跨时钟域传输 ig 触发触发器 gaochy1126 2024-9-28 16:20 0 4060
[Verilog HDL] Verilog中的时间尺度与延迟 TI ig 11 gaochy1126 2024-9-28 16:20 0 4086
[Verilog HDL] verilog延时函数输出延时函数函数 gaochy1126 2024-9-28 16:19 0 3861
[Verilog HDL] Verilog实现小数分频时钟 ic gaochy1126 2024-9-28 16:18 0 3932
[Verilog HDL] verilog的6种延迟操作 verilog verilo 加密 gaochy1126 2024-9-28 16:18 0 4130
[Verilog HDL] 随机信号发生器Verilog 信号发生器信号 gaochy1126 2024-9-28 16:16 0 4049
[Verilog HDL] Verilog HDL仿真激励仿真 verilog verilo gaochy1126 2024-9-28 16:16 0 3952
[Verilog HDL] verilog产生时钟信号时钟信号时钟信号 gaochy1126 2024-9-28 16:14 0 3925
[FPGA] verilog 反相器的设计与仿真设计仿真 verilog gaochy1126 2024-9-28 16:07 0 3842
[multisim] verilog 语法基础汇总函数 AMP 运算符 gaochy1126 2024-9-28 16:06 0 4031
[Verilog HDL] 8种编译指令 SC TE UL gaochy1126 2024-9-28 16:05 0 3799
[Verilog HDL] Verilog中的时间尺度与延迟 TI ig 11 gaochy1126 2024-9-28 16:04 0 3933
[Verilog HDL] 监测变量 UL Dul 十进制 gaochy1126 2024-9-28 16:03 0 3846
[Verilog HDL] $write 用于输出、打印信息 UL Modu 输出 gaochy1126 2024-9-28 16:03 0 3883
[Verilog HDL] Verilog语言中的系统任务和系统函数函数 verilog verilo gaochy1126 2024-9-28 16:02 0 3844