【可编程Asic(FPGA、CPLD)技术交流,HDL coding style讨论,EDA软件工具使用】
本版专家: gaochy1126
今日: 2|主题: 7696|帖子: 42846 收藏 (43)
 
KICAD怎么样? New
2025-6-5 17:27 0 28
[Verilog HDL] Verilog典型电路设计 attachment New
2025-5-31 16:15 0 503
[Verilog HDL] Verilog的135个经典设计实例 attachment New
2025-5-31 16:15 0 412
[FPGA] Verilog HDL程序设计 attachment New
2025-5-31 16:13 0 499
[FPGA] FPGA应用开发入门与典型实例 attachment New
2025-5-31 16:12 0 491
[FPGA] FPGA高级时序综合教程 attachment New
2025-5-31 16:11 0 424
[FPGA] FPGA_SOPC入门级实验指导书 attachment New
2025-5-31 16:11 0 420
[Quartus] 使用QUARTUS_II做FPGA开发 attachment New
2025-5-31 16:10 0 428
[Quartus] Quartus_II软件使用教程 attachment New
2025-5-31 16:09 0 416
[Quartus] Quartus_II的FPGA设计手册 attachment New
2025-5-31 16:09 0 412
[FPGA] FPGA入门教程—详尽的基础知识 attachment New
2025-5-31 16:08 0 491
[Verilog HDL] modelsim 教程 attachment New
2025-5-31 16:07 0 414
[Verilog HDL] Verilog HDL程序设计与实践 attachment New
2025-5-31 16:07 0 431
[FPGA] NEXYS3_sch attachment New
2025-5-31 16:06 0 493
[Quartus] Matlab命令大全 attachment New
2025-5-31 16:03 0 487
[Verilog HDL] FFT算法的优化及DSP的实现 attachment New
2025-5-31 16:03 0 418
[protel] 指纹模块资料 attachment
2025-4-30 23:21 0 1898
[protel] 锂电池充电和两路输出 attachment
2025-4-30 23:20 0 2629
[multisim] 《ZigBee实战演练》 attachment
2025-4-30 23:20 0 2603
[ISE] 小智 AI 聊天机器人百科 attachment
2025-4-30 23:18 0 2667
[Verilog HDL] 语法与注释
2025-4-30 23:17 0 2010
[Verilog HDL] 计数器与寄存器设计
2025-4-30 23:16 0 2592
[Verilog HDL] verilog 语法基础汇总
2025-4-30 23:13 0 2626
[FPGA] 真的懂Verilog吗
2025-4-30 23:13 0 2605
[Verilog HDL] CFA科普系列01|EDA工具装不上?可能不是你技术差,而是少了这两个命令
2025-4-27 10:26 0 2652
[cadence] 用一套Linux系统,撑起整个芯片设计平台?CFA团队教你如何搭好EDA智算平台的技术底座 新人帖
2025-4-25 18:39 0 3393
[FPGA] 复杂组合逻辑电路
2024-12-31 08:37 0 6347
[Verilog HDL] 简单组合逻辑电路
2024-12-31 08:36 0 8308
[Verilog HDL] 基础逻辑门
2024-12-31 08:35 0 7799
[FPGA] 代码风格规范
2024-12-31 08:34 0 6371
[FPGA] Testbench 的编写与应用
2024-12-31 08:34 0 6370
[Verilog HDL] Verilog 语法入门
2024-12-31 08:33 0 7731
[Allegro] Altium Designer规则及覆铜设计小技巧
2024-12-31 08:32 0 6608
[Verilog HDL] 哪个软件写verilog体验最好?
2024-11-30 21:37 0 9641
[Verilog HDL] VHDL、Verilog和SystemVerilog的比较
2024-11-30 21:36 0 8756
[Verilog HDL] Verilog &与&&的区别
2024-11-30 21:33 0 8026
[Verilog HDL] Verilog中“=”和“<=”的区别
2024-11-30 21:33 0 7847
[Verilog HDL] 如何写好状态机_fpga_verilog
2024-11-30 21:32 0 8145
[Verilog HDL] 状态机实例
2024-11-30 21:32 0 7764
[Verilog HDL] 赋值运算符‘<=‘和‘=‘
2024-11-30 21:31 0 7650
下一页 »
快速发帖
还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则