【可编程Asic(FPGA、CPLD)技术交流,HDL coding style讨论,EDA软件工具使用】
本版专家: gaochy1126
收藏本版 |订阅

今日: 0|主题: 7825|帖子: 43894

 
[protel] PCB+LAYOUT手册 attachment
2026-5-30 15:09 0 20
[Quartus] Quartus II中上拉电阻的设置方法 attachment
2026-6-29 21:20 0 27
Verilog时序 attachment
2026-6-29 21:07 0 18
[Verilog HDL] VerilogHDL attachment
2026-6-29 21:07 0 18
[Quartus] Modelsim仿真技巧 attachment
2026-6-29 21:06 0 16
[Verilog HDL] 数字逻辑设计 attachment
2026-6-29 21:08 0 20
[FPGA] FPGA学习的一些误区
2026-5-30 15:13 0 24
[FPGA] Verilog定义时钟
2026-5-30 15:31 0 35
[Verilog HDL] Verilog设计分频器
2026-5-30 15:24 0 26
[FPGA] 时序约束
2026-5-30 15:16 0 24
[FPGA] C语言书写规范 attachment
2026-5-30 15:11 0 23
[Allegro] 电子专业大学生应该什么时候学PCB最好?
2026-2-26 13:52 0 135
[cadence] KiCad 9.0.8 Release
2026-3-18 11:36 0 34
[cadence] allegro使用汇总
2026-3-31 20:03 0 33
[FPGA] FPGA中亚稳态
2026-3-31 19:52 0 46
[FPGA] Verilog实例数组
2026-3-31 19:58 0 25
[FPGA] 为什么PCB上的单端阻抗控制50欧姆
2026-3-31 20:02 0 34
[FPGA] 关于ESD的设计方法
2026-3-31 20:01 0 39
RK3568 PCB LAYOUT 设计工艺建议 — 深鑫胜 新人帖
2026-3-20 23:53 0 23
[PADS] KiCad Version 10.0.0 Release Candidate 2 Available
2026-3-10 15:28 0 32
KiCad Version 10.0.0 Release Candidate 1 Available
2026-2-24 18:06 0 136
寻上海KICAD或嘉立创PCB布线免授,有偿
2026-2-24 15:41 0 131
[protel] 请教有关Altium Designer的Power Analyzer by Keysight问题 新人帖
2026-2-4 21:19 0 194
[FPGA] 关于generate用法
2026-1-31 22:17 0 198
[Verilog HDL] verilog中的signed类型
2026-1-31 22:16 0 208
[FPGA] FPGA管脚约束
2026-1-31 22:15 0 225
[multisim] LabVIEW高级程序设计例程 attachment
2026-1-31 22:06 0 203
[multisim] 基于Proteus的单片机实时时钟仿真设计 attachment
2026-1-31 22:06 0 204
KiCad 9.0.7 Release
2026-1-6 11:31 0 189
[protel] PCB+LAYOUT手册 attachment
2025-12-30 21:54 0 184
下一页 »

快速发帖

还可输入 80 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

在线客服 返回版块 返回顶部