【可编程Asic(FPGA、CPLD)技术交流,HDL coding style讨论,EDA软件工具使用】
本版专家: gaochy1126
收藏本版 |订阅

今日: 0|主题: 7803|帖子: 43707

 
[cadence] allegro使用汇总
2026-3-31 20:03 0 7
[FPGA] 为什么PCB上的单端阻抗控制50欧姆
2026-3-31 20:02 0 7
[FPGA] 关于ESD的设计方法
2026-3-31 20:01 0 9
[FPGA] Verilog实例数组
2026-3-31 19:58 0 6
[FPGA] FPGA中亚稳态
2026-3-31 19:52 0 5
RK3568 PCB LAYOUT 设计工艺建议 — 深鑫胜 新人帖
2026-3-20 23:53 0 6
[cadence] KiCad 9.0.8 Release
2026-3-18 11:36 0 9
[PADS] KiCad Version 10.0.0 Release Candidate 2 Available
2026-3-10 15:28 0 12
[Allegro] 电子专业大学生应该什么时候学PCB最好?
2026-2-26 13:52 0 104
KiCad Version 10.0.0 Release Candidate 1 Available
2026-2-24 18:06 0 114
寻上海KICAD或嘉立创PCB布线免授,有偿
2026-2-24 15:41 0 110
[protel] 请教有关Altium Designer的Power Analyzer by Keysight问题 新人帖
2026-2-4 21:19 0 173
[FPGA] 关于generate用法
2026-1-31 22:17 0 176
[Verilog HDL] verilog中的signed类型
2026-1-31 22:16 0 185
[FPGA] FPGA管脚约束
2026-1-31 22:15 0 202
[multisim] LabVIEW高级程序设计例程 attachment
2026-1-31 22:06 0 183
[multisim] 基于Proteus的单片机实时时钟仿真设计 attachment
2026-1-31 22:06 0 182
KiCad 9.0.7 Release
2026-1-6 11:31 0 173
[protel] PCB+LAYOUT手册 attachment
2025-12-30 21:54 0 177
[protel] 电路设计案例 attachment
2025-12-30 21:53 0 171
[ISE] Vivado使用误区与进阶 attachment
2025-12-30 21:51 0 171
[ISE] Vivado简明教程 attachment
2025-12-30 21:51 0 164
[ISE] Vivado集成开发环境时序约束 attachment
2025-12-30 21:44 0 165
[Verilog HDL] 国产数字simulator,对标 VCS/XRUN 新人帖
2025-12-5 20:17 0 396
[ISE] VIVADO设计工具使用方法 attachment
2025-11-29 22:09 0 494
[ISE] Vivado集成开发环境时序约束介绍 attachment
2025-11-29 22:09 0 487
[FPGA] FPGA入门教程 attachment
2025-11-29 22:07 0 487
[ISE] Vivado简明教程 attachment
2025-11-29 22:06 0 492
[CPLD] 单片机与CPLD综合应用技术 attachment
2025-11-29 22:04 0 495
[FPGA] FPGA 实现视频和图像处理设计 attachment
2025-10-28 09:46 0 3958
[FPGA] 基于NIOSII_IP核的VGA功能设计 attachment
2025-10-28 09:34 0 3954
[FPGA] VGA_IP_Core attachment
2025-10-28 09:32 0 3947
[cadence] Allegro_crack attachment
2025-10-28 09:30 0 4005
[cadence] Cadence教程 attachment
2025-10-28 09:30 0 3952
[FPGA] 嵌入式应用程序开发 attachment
2025-9-28 17:23 0 6813
[Quartus] TCP/IP技术大全 attachment
2025-9-28 17:22 0 6754
[multisim] 如何约束设计的概念 attachment
2025-9-28 17:22 0 6748
[cadence] 信号与系统分析 attachment
2025-9-28 17:21 0 6834
[multisim] 锁相环(PLL)电路 attachment
2025-9-28 17:21 0 6900
[Verilog HDL] VHDL实用教程 attachment
2025-9-28 17:20 0 6769
下一页 »

快速发帖

还可输入 80 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

在线客服 返回版块 返回顶部