EDA 技术

【可编程Asic（FPGA、CPLD）技术交流，HDL coding style讨论，EDA软件工具使用】

今日: 0|主题: 7815|帖子: 43801

新窗全部主题最新精华有附件最多回复最多查看零回复更多 \| 显示置顶



[FPGA] Verilog定义时钟 New verilog 时钟 ge gaochy1126 2026-5-30 15:31 0 9
[Verilog HDL] Verilog设计分频器 New verilog 分频器电路 gaochy1126 2026-5-30 15:24 0 12
[FPGA] 时序约束 New 信号时序时钟 gaochy1126 2026-5-30 15:16 0 7
[FPGA] FPGA学习的一些误区 New 电路硬件编程 gaochy1126 2026-5-30 15:13 0 6
[FPGA] C语言书写规范 New C语言 AC 语言 gaochy1126 2026-5-30 15:11 0 9
[protel] PCB+LAYOUT手册 New layout PCB pc gaochy1126 2026-5-30 15:09 0 8
[cadence] allegro使用汇总 ALLEGRO TE se gaochy1126 2026-3-31 20:03 0 19
[FPGA] 为什么PCB上的单端阻抗控制50欧姆 PCB 电阻阻抗控制 gaochy1126 2026-3-31 20:02 0 18
[FPGA] 关于ESD的设计方法信号元件 gaochy1126 2026-3-31 20:01 0 21
[FPGA] Verilog实例数组 Input verilog 代码 gaochy1126 2026-3-31 19:58 0 12
[FPGA] FPGA中亚稳态 FPGA 信号 gaochy1126 2026-3-31 19:52 0 21
RK3568 PCB LAYOUT 设计工艺建议 — 深鑫胜 layout PCB 电源深鑫胜 2026-3-20 23:53 0 17
[cadence] KiCad 9.0.8 Release KiCAD RELEASE ev xch 2026-3-18 11:36 0 18
[PADS] KiCad Version 10.0.0 Release Candidate 2 Available CAN KiCAD Lab xch 2026-3-10 15:28 0 28
[Allegro] 电子专业大学生应该什么时候学PCB最好？ PCB pcb设计大赛 zhengzy2011 2026-2-26 13:52 0 116
KiCad Version 10.0.0 Release Candidate 1 Available CAN KiCAD Lab xch 2026-2-24 18:06 0 127
寻上海KICAD或嘉立创PCB布线免授，有偿 KiCAD pcb布线上海 pengjianxue 2026-2-24 15:41 0 124
[protel] 请教有关Altium Designer的Power Analyzer by Keysight问题 analyzer Power 仿真 yonghu777 2026-2-4 21:19 0 189
[FPGA] 关于generate用法 Gen TI TE gaochy1126 2026-1-31 22:17 0 188
[Verilog HDL] verilog中的signed类型 verilog 数据类型 TE gaochy1126 2026-1-31 22:16 0 200
[FPGA] FPGA管脚约束 FPGA NET 时序 gaochy1126 2026-1-31 22:15 0 213
[multisim] LabVIEW高级程序设计例程 Labview 设计 AC gaochy1126 2026-1-31 22:06 0 193
[multisim] 基于Proteus的单片机实时时钟仿真设计 Proteus 单片机实时时钟 gaochy1126 2026-1-31 22:06 0 195
KiCad 9.0.7 Release KiCAD RELEASE D9 xch 2026-1-6 11:31 0 185
[protel] PCB+LAYOUT手册 gaochy1126 2025-12-30 21:54 0 177
[protel] 电路设计案例 gaochy1126 2025-12-30 21:53 0 173
[ISE] Vivado使用误区与进阶 gaochy1126 2025-12-30 21:51 0 176
[ISE] Vivado简明教程 gaochy1126 2025-12-30 21:51 0 168
[ISE] Vivado集成开发环境时序约束 gaochy1126 2025-12-30 21:44 0 166
[Verilog HDL] 国产数字simulator，对标 VCS/XRUN Simulator honeybunnykaty 2025-12-5 20:17 0 399
[ISE] VIVADO设计工具使用方法设计 Vivado AC gaochy1126 2025-11-29 22:09 0 494
[ISE] Vivado集成开发环境时序约束介绍时序集成开发环境 Vivado gaochy1126 2025-11-29 22:09 0 487
[FPGA] FPGA入门教程 FPGA PGA AC gaochy1126 2025-11-29 22:07 0 490
[ISE] Vivado简明教程 Vivado vi AD gaochy1126 2025-11-29 22:06 0 493
[CPLD] 单片机与CPLD综合应用技术单片机应用技术 gaochy1126 2025-11-29 22:04 0 495
[FPGA] FPGA 实现视频和图像处理设计 FPGA 图像处理视频 gaochy1126 2025-10-28 09:46 0 3967
[FPGA] 基于NIOSII_IP核的VGA功能设计 ip核 NiosII VGA gaochy1126 2025-10-28 09:34 0 3956
[FPGA] VGA_IP_Core VGA ip gaochy1126 2025-10-28 09:32 0 3947
[cadence] Allegro_crack ALLEGRO ck AC gaochy1126 2025-10-28 09:30 0 4006
[cadence] Cadence教程 Cadence教程 AC 415 gaochy1126 2025-10-28 09:30 0 3956

12 3 4 5 6 7 8 9 10 ... 196 / 196 页下一页

今日: 0|主题: 7815|帖子: 43801

快速发帖