EDA 技术

今日: 0|主题: 7709|帖子: 42939 收藏 (43)

新窗全部主题最新精华有附件最多回复最多查看零回复更多 \| 显示置顶


[Verilog HDL] VERILOG分配语句 verilo verilog gaochy1126 2022-12-29 22:01 0 1446
[Verilog HDL] 2-4线译码器译码译码器 gaochy1126 2022-12-29 21:59 0 1609
[Verilog HDL] SR触发器触发触发器 gaochy1126 2022-12-29 21:56 0 1548
[FPGA] Altium Designer 加*方法 Altium Design Designe gaochy1126 2022-12-29 20:52* 0 1285
[cadence] Cadence LVS检查配置文件错误 AD CAD cadence gaochy1126 2022-12-29 20:26 0 1764
[protel] 关于AD9各种布线总结 AD gaochy1126 2022-9-30 16:35 0 2076
[PADS] 原理图左下角有很多封装名称堆积 AD PA littleming1028 2022-9-14 00:49 0 2270
[ISE] ISE14.7兼容性问题解决方案 se gaochy1126 2022-8-31 22:11 0 2697
[ISE] Vivado和ISE设计流程比较 AD se vi gaochy1126 2022-8-31 22:07 0 2345
[FPGA] Xilinx的Vivado与ISE区别 AD se vi gaochy1126 2022-8-31 22:07 0 2584
[protel] PADS打开PCB文件时出现提示：发生严重的运行时错误 AD PA PCB文件 gaochy1126 2022-8-31 22:04 0 3084
[protel] PADS转AD的格式以及错误处理 AD PA gaochy1126 2022-8-31 22:03 0 2512
[protel] 如何用PADS打开AD的PCB文件 AD PA PCB文件 gaochy1126 2022-8-31 22:02 0 2630
[protel] PADS工程文件导入AD AD PA gaochy1126 2022-8-31 22:02 0 2374
[protel] 将Eagle电路图格式转换成Altium Designer格式 TI ig gaochy1126 2022-8-31 22:01 0 2778
[protel] eagle打开的brd和sch转换为AD打开的原理图和PCB AD pc gaochy1126 2022-8-31 22:00 0 2279
[Verilog HDL] Verilog 中 task的使用方法 verilo gaochy1126 2022-8-30 21:46 0 2373
[Verilog HDL] Verilog 循环语句 verilo gaochy1126 2022-8-30 21:45 0 2282
[Verilog HDL] verilog的testbench ST TE TEST gaochy1126 2022-8-30 21:45 0 2538
[FPGA] Testbench文件 ST TE TEST gaochy1126 2022-8-30 21:44 0 2453
[CPLD] Altium Designer 常用快捷键 TI ig gaochy1126 2022-8-30 21:36 0 2298
python文件打包成exe可执行文件 pytho python ST gaochy1126 2022-8-25 14:43 0 2561
[FPGA] PCB应力应变测试分析---IPC-9704基础 straingagues 2022-7-9 14:46 0 3286
[Allegro] ALLEGRO 焊盘设计器菜单流程 gaochy1126 2022-6-30 20:39 0 2665
[protel] 导入导出DXF文件 gaochy1126 2022-6-30 20:35 0 2835
[protel] pcb如何更新封装 pc gaochy1126 2022-6-30 16:54 0 2590
[Allegro] Allegro软件中设置渐变线 gaochy1126 2022-6-30 16:02 0 3241
[cadence] Cadence Allegro如何铜皮进行外扩和内缩 AD ce gaochy1126 2022-6-30 15:47 0 2431
[cadence] orcad与Cadence Allegro的交互式操作 AD ce rc gaochy1126 2022-6-30 15:44 0 2224
[cadence] 产生Cadence Allegro的第三方网表 AD ce gaochy1126 2022-6-30 15:43 0 2326
[cadence] Cadence allegro16.5的使用技巧总结 AD Allegro16 ce gaochy1126 2022-6-30 15:42 0 2535
[cadence] Cadence allegro与Altium等软件的区别比较分析 AD TI ce gaochy1126 2022-6-29 17:37 0 2785
解决AndroidStudio编译工程长时间卡在Gradle:Build model问题 AD AN IO gaochy1126 2022-6-7 23:21 0 3107
[protel] PCB过孔盖油和过孔开窗的区别 pc gaochy1126 2022-5-31 21:30 0 3014
[protel] protel 过孔（VIA）, 焊盘（pad）,钻孔区别 AD PA Prote gaochy1126 2022-5-31 21:29 0 2955
[cadence] Pspice仿真报错求助潇洒毛 2022-5-21 17:05 0 2939
[protel] 元器件的间距与安装尺寸元器件引脚设计 gaochy1126 2022-4-30 19:56 0 3431
[protel] 元件的布局元件器件元器件 gaochy1126 2022-4-30 19:55 0 3148
[protel] 使用Protel99打印PCB图的技巧 Prote TE pc gaochy1126 2022-4-30 19:54 0 3332
[protel] PROTEL的常用快捷键 Prote TE 快捷键 gaochy1126 2022-4-30 19:54 0 4583