本版专家: gaochy1126
收藏本版 (43)|订阅

今日: 0|主题: 7730|帖子: 43131

任务和函数的对比和总结
2024-9-28 16:01 0 10518
[Verilog HDL] 综合语法
2024-9-28 16:01 0 10658
[Verilog HDL] Verilog学习经验分享
2024-9-28 16:00 0 10538
[Verilog HDL] Verilog HDL
2024-9-28 15:59 0 10536
.BD1格式的pcb文件如何转换成主流EDA软件PCB格式 新人帖
2024-9-25 09:31 0 12360
15分钟学会FPC软板设计 attach_img
2024-8-7 20:34 0 12850
[protel] 国内市场上一些主流EDA软件功能与性能综合对比 attach_img
2024-8-2 16:04 0 13668
[protel] Proteus 电源设置
2024-7-31 09:56 0 15404
[protel] Proteus8.6 SP2仿真下载 attach_img
2024-7-31 09:56 0 11902
[protel] proteus报错internal exception:.access violation in module 'UNKNOWN'
2024-7-31 09:54 0 13340
[protel] Proteus运行故障分析(电源、程序等)
2024-7-31 09:53 0 12523
[multisim] proteus报错如何解决
2024-7-31 09:52 0 12845
裕兴木兰多物理仿真软件 新人帖
2024-7-9 12:19 0 12190
[multisim] 求推荐 Altium designer 21--24 能汉化全的版本 attach_img
2024-5-25 11:24 0 14266
有人用过国产为昕EDA吗?
2024-4-28 14:21 0 14391
[protel] TARGET3001!进阶篇—— Discover体验版本开放下载 attach_img
2024-4-24 10:10 0 14279
[protel] TARGET3001!实用篇-如何将Altium文件导入到TARGET中 attach_img
2024-4-12 15:38 0 14998
[protel] 如何使用TARGET3001!做四层电路板(附:操作步骤) attach_img
2024-3-13 10:17 0 15593
OrCAD pspice模拟结果明显错误,什么情况。 attach_img
2024-3-10 21:54 0 15000
[protel] 如何使用TARGET3001!做四层电路板(附:操作步骤) attach_img
2024-3-5 10:10 0 15392
[protel] TARGET3001!用法篇-如何将Altium文件导入到TARGET中 attach_img
2024-2-22 14:25 0 15260
[Allegro] 请问ALLEGRO如何?谢谢 attach_img
2024-2-18 15:01 0 14563
[Verilog HDL] 有限状态机
2024-1-29 21:59 0 16144
[protel] 串口调试工具 attachment
2024-1-29 21:58 0 14794
[protel] CC2530+CC2592远距离模块资料 attachment
2024-1-29 21:57 0 14757
[ISE] Modelsim安装与配置说明 attachment
2024-1-29 21:55 0 14690
[ISE] Vivado库编译与设置说明 attachment
2024-1-29 21:55 0 15607
[multisim] 编程图解入门教程 attachment
2024-1-29 21:54 0 14842
[protel] 探秘新一代电子EDA软件—TARGET 3001!值得一试!(附:安装说明)
2024-1-15 10:48 0 14829
[Verilog HDL] verilog基础——always、initial
2023-11-30 20:54 0 11134
[protel] Verilog中的运算符
2023-11-30 20:52 0 11271
[Verilog HDL] Verilog中“=”和“<=”的区别
2023-11-30 20:52 0 11477
[Verilog HDL] 一文带你了解verilog基础语法
2023-11-30 20:51 0 11474
[Verilog HDL] Verilog HDL中位运算符、逻辑运算符和缩减运算符的区别
2023-11-30 20:50 0 11854
[Verilog HDL] verilog 中! 与 ~ 的区别
2023-11-30 20:49 0 11340
[protel] Altium Designer 19使用问题之十三
2023-10-13 14:32 0 12412
[protel] Altium Designer 铺铜设置 要怎么设置才能使得边边角角 更圆滑 就是钝角一样 不尖锐 灌铜... attach_img
2023-10-11 18:21 0 12520
[Verilog HDL] VCS 仿真报错,请大佬帮忙看看 新人帖 attach_img
2023-10-5 23:07 0 12506
[Verilog HDL] verilog中符号位的扩展问题
2023-8-31 22:24 0 12281
[Verilog HDL] verilog,有符号数的运算
2023-8-31 22:23 0 12465
下一页 »

快速发帖

还可输入 80 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

在线客服 返回版块 返回顶部