EDA 技术

今日: 0|主题: 7675|帖子: 42749 收藏 (43)

新窗全部主题最新精华有附件最多回复最多查看零回复更多 \| 显示置顶


[protel] Altium Designer 19使用问题之十三 Designe TI des QWE4562009 2023-10-13 14:32 0 12328
[protel] Altium Designer 铺铜设置要怎么设置才能使得边边角角更圆滑就是钝角一样不尖锐灌铜... Altium Design Designe QWE4562009 2023-10-11 18:21 0 12401
[Verilog HDL] VCS 仿真报错，请大佬帮忙看看 ov nova AC 装逼大师 2023-10-5 23:07 0 12312
[Verilog HDL] verilog中符号位的扩展问题 verilo verilog gaochy1126 2023-8-31 22:24 0 12046
[Verilog HDL] verilog，有符号数的运算 verilo verilog gaochy1126 2023-8-31 22:23 0 12282
[Verilog HDL] verilog的结构化、数据流、行为级描述方式 verilo verilog 数据流 gaochy1126 2023-8-31 22:23 0 12369
[Verilog HDL] verilog中的基本数据类型端口 verilo verilog gaochy1126 2023-8-31 22:22 0 12043
[Verilog HDL] Verilog 模块例化 verilo verilog gaochy1126 2023-8-31 22:22 0 12048
[Verilog HDL] 简单组合逻辑电路电路组合逻辑电路逻辑电路 gaochy1126 2023-7-28 17:55 0 10706
[protel] Altium Designer 原理图和PCB ECO 设置、电气规则检查、以及规则DRC错误排查？ Altium Design Designe QWE4562009 2023-7-21 16:30 0 10456
Altium Designer PG画铜皮 Altium Design Designe QWE4562009 2023-7-21 16:09 0 10358
[protel] 板框的定义 Design designer ig gaochy1126 2023-5-29 16:17 0 11210
[Verilog HDL] VERILOG重点解析 verilo verilog gaochy1126 2023-5-29 16:13 0 10660
[Verilog HDL] ALWAYS语句电路 verilog verilo gaochy1126 2023-5-29 16:12 0 9841
[Verilog HDL] INOUT的使用 inout gaochy1126 2023-5-29 16:11 0 10237
[Verilog HDL] 编程规范——RESET Reset se 编程 gaochy1126 2023-5-29 16:10 0 9967
[Verilog HDL] FUNCTION —— VERILOG的函数 IO TI function gaochy1126 2023-5-29 16:09 0 10151
[Verilog HDL] VERILOG 除法器 verilo verilog 除法器 gaochy1126 2023-5-29 14:40 0 9526
[Verilog HDL] VERILOG 可综合和不可综合的理解 verilo verilog gaochy1126 2023-5-29 14:32 0 8535
[cadence] 求教orcad网表导出的一个问题 AD CAD OrCAD lpflfd 2023-5-28 22:18 0 8852
quartus综合时只将部分子模块中的乘法器用DSP实现 DSP实现 UL 胖子周二狗 2023-4-19 14:18 0 8701
[protel] ad19电气规则检查 AD ad19 电气 gaochy1126 2023-3-18 16:21 0 8580
[protel] PCB的泪滴化 PCB pc gaochy1126 2023-3-18 16:17 0 8393
[protel] Altium Designer系列：添加泪滴 Altium Design Designe gaochy1126 2023-3-18 16:15 0 8422
[protel] Altium Designer中等长线的一种典型画法 Altium Design Designe gaochy1126 2023-3-18 16:11 0 8486
[protel] Altium Designer软件绘制等长走线 Design des 软件 gaochy1126 2023-3-18 15:10 0 8763
[Verilog HDL] 关于wire使用的一些小知识 Wire gaochy1126 2023-3-18 12:59 0 8331
[Verilog HDL] Verilog中wire与reg类型学习 Wire verilo verilog gaochy1126 2023-3-18 12:56 0 8435
[Verilog HDL] Verilog基本语法之wire和reg Wire verilo verilog gaochy1126 2023-3-18 12:55 0 8501
[protel] Altium Designer常用快捷键 Altium Design Designe gaochy1126 2023-3-14 15:43 0 7166
[protel] 如何把立创EDA上导出的原理图和封装导入AD的元件库 AD EDA 元件 gaochy1126 2023-3-14 15:28 0 8075
[Quartus] Quartus II中的Waring UART gaochy1126 2023-2-28 22:35 0 6320
[Quartus] 如何在Quartus II中设置Virtual pin UART Virtual gaochy1126 2023-2-28 22:30 0 4398
[Quartus] 设置 Quartus II 的仿真时间大于 1us UART 仿真 gaochy1126 2023-2-28 22:29 0 4375
[Quartus] QUATURSII中如何与UE关联 RS gaochy1126 2023-2-28 22:05 0 2799
pads pcb元件封装设置高度 MM 如图蜂鸣器 vitohu 2023-2-21 17:58 0 2721
[Verilog HDL] Verilog自学时序触发器 AC gaochy1126 2023-2-18 15:50 0 2829
[Verilog HDL] 关于Verilog中begin···end语句执行顺序时序逻辑时序阻塞赋值 gaochy1126 2023-2-18 15:45 0 2590
[Verilog HDL] verilog去除毛刺的方法 ST 硬件信号 gaochy1126 2023-2-18 15:39 0 2529
[Verilog HDL] verilog中的毛刺产生 se ST GS gaochy1126 2023-2-18 14:55 0 2561