本版专家: gaochy1126
今日: 0|主题: 7709|帖子: 42939 收藏 (43)
[multisim] proteus报错如何解决
2024-7-31 09:52 0 12387
裕兴木兰多物理仿真软件 新人帖
2024-7-9 12:19 0 11777
[multisim] 求推荐 Altium designer 21--24 能汉化全的版本 attach_img
2024-5-25 11:24 0 13838
有人用过国产为昕EDA吗?
2024-4-28 14:21 0 14024
[protel] TARGET3001!进阶篇—— Discover体验版本开放下载 attach_img
2024-4-24 10:10 0 13900
[protel] TARGET3001!实用篇-如何将Altium文件导入到TARGET中 attach_img
2024-4-12 15:38 0 14609
[protel] 如何使用TARGET3001!做四层电路板(附:操作步骤) attach_img
2024-3-13 10:17 0 15545
OrCAD pspice模拟结果明显错误,什么情况。 attach_img
2024-3-10 21:54 0 14932
[protel] 如何使用TARGET3001!做四层电路板(附:操作步骤) attach_img
2024-3-5 10:10 0 15339
[protel] TARGET3001!用法篇-如何将Altium文件导入到TARGET中 attach_img
2024-2-22 14:25 0 15201
[Allegro] 请问ALLEGRO如何?谢谢 attach_img
2024-2-18 15:01 0 14497
[Verilog HDL] 有限状态机
2024-1-29 21:59 0 16100
[protel] 串口调试工具 attachment
2024-1-29 21:58 0 14750
[protel] CC2530+CC2592远距离模块资料 attachment
2024-1-29 21:57 0 14699
[ISE] Modelsim安装与配置说明 attachment
2024-1-29 21:55 0 14641
[ISE] Vivado库编译与设置说明 attachment
2024-1-29 21:55 0 15537
[multisim] 编程图解入门教程 attachment
2024-1-29 21:54 0 14800
[protel] 探秘新一代电子EDA软件—TARGET 3001!值得一试!(附:安装说明)
2024-1-15 10:48 0 14786
[Verilog HDL] verilog基础——always、initial
2023-11-30 20:54 0 11091
[protel] Verilog中的运算符
2023-11-30 20:52 0 11185
[Verilog HDL] Verilog中“=”和“<=”的区别
2023-11-30 20:52 0 11444
[Verilog HDL] 一文带你了解verilog基础语法
2023-11-30 20:51 0 11410
[Verilog HDL] Verilog HDL中位运算符、逻辑运算符和缩减运算符的区别
2023-11-30 20:50 0 11793
[Verilog HDL] verilog 中! 与 ~ 的区别
2023-11-30 20:49 0 11281
[protel] Altium Designer 19使用问题之十三
2023-10-13 14:32 0 12382
[protel] Altium Designer 铺铜设置 要怎么设置才能使得边边角角 更圆滑 就是钝角一样 不尖锐 灌铜... attach_img
2023-10-11 18:21 0 12477
[Verilog HDL] VCS 仿真报错,请大佬帮忙看看 新人帖 attach_img
2023-10-5 23:07 0 12419
[Verilog HDL] verilog中符号位的扩展问题
2023-8-31 22:24 0 12151
[Verilog HDL] verilog,有符号数的运算
2023-8-31 22:23 0 12355
[Verilog HDL] verilog的结构化、数据流、行为级描述方式
2023-8-31 22:23 0 12446
[Verilog HDL] verilog中的基本数据类型
2023-8-31 22:22 0 12109
[Verilog HDL] Verilog 模块例化
2023-8-31 22:22 0 12105
[Verilog HDL] 简单组合逻辑电路
2023-7-28 17:55 0 10742
[protel] Altium Designer 原理图和PCB ECO 设置、电气规则检查、以及规则DRC错误排查? attach_img
2023-7-21 16:30 0 10524
Altium Designer PG画铜皮 attach_img
2023-7-21 16:09 0 10398
[protel] 板框的定义
2023-5-29 16:17 0 11320
[Verilog HDL] VERILOG重点解析
2023-5-29 16:13 0 10755
[Verilog HDL] ALWAYS语句
2023-5-29 16:12 0 9883
[Verilog HDL] INOUT的使用
2023-5-29 16:11 0 10321
[Verilog HDL] 编程规范——RESET
2023-5-29 16:10 0 10035
下一页 »
快速发帖
还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则