EDA 技术

今日: 0|主题: 7825|帖子: 43894

新窗全部主题最新精华有附件最多回复最多查看零回复更多 \| 显示置顶


[Quartus] 使用QUARTUS_II做FPGA开发 FPGA FPGA开发 PGA gaochy1126 2025-5-31 16:10 0 10989
[Quartus] Quartus_II软件使用教程 UART 软件 gaochy1126 2025-5-31 16:09 0 10953
[Quartus] Quartus_II的FPGA设计手册 FPGA FPGA设计 PGA gaochy1126 2025-5-31 16:09 0 11021
[FPGA] FPGA入门教程—详尽的基础知识 FPGA PGA 基础知识 gaochy1126 2025-5-31 16:08 0 10986
[Verilog HDL] modelsim 教程 LSI SIM model gaochy1126 2025-5-31 16:07 0 10561
[Verilog HDL] Verilog HDL程序设计与实践 HDL hd verilo gaochy1126 2025-5-31 16:07 0 10406
[FPGA] NEXYS3_sch Nexys Nexys3 nex gaochy1126 2025-5-31 16:06 0 10350
[Quartus] Matlab命令大全 Lab MATLA matlab gaochy1126 2025-5-31 16:03 0 10299
[Verilog HDL] FFT算法的优化及DSP的实现 DSP fft fft算法 gaochy1126 2025-5-31 16:03 0 9680
[protel] 指纹模块资料电池电池充电锂电 gaochy1126 2025-4-30 23:21 0 10759
[protel] 锂电池充电和两路输出电池电池充电锂电 gaochy1126 2025-4-30 23:20 0 11780
[multisim] 《ZigBee实战演练》 GB ZigBee igbee gaochy1126 2025-4-30 23:20 0 11735
[ISE] 小智 AI 聊天机器人百科 AI 机器人聊天机器人 gaochy1126 2025-4-30 23:18 0 11879
[Verilog HDL] 语法与注释 ID IDT Width gaochy1126 2025-4-30 23:17 0 11022
[Verilog HDL] 计数器与寄存器设计设计计数器 gaochy1126 2025-4-30 23:16 0 11779
[Verilog HDL] verilog 语法基础汇总 verilog 运算符 AMP gaochy1126 2025-4-30 23:13 0 12111
[FPGA] 真的懂Verilog吗 verilo verilog 仿真 gaochy1126 2025-4-30 23:13 0 11815
[Verilog HDL] CFA科普系列01｜EDA工具装不上？可能不是你技术差，而是少了这两个命令 EDA 芯片 CFAteam 2025-4-27 10:26 0 11100
[cadence] 用一套Linux系统，撑起整个芯片设计平台？CFA团队教你如何搭好EDA智算平台的技术底座芯片 EDA 芯片设计 CFAteam 2025-4-25 18:39 0 12619
[FPGA] 复杂组合逻辑电路电路组合逻辑电路逻辑电路 gaochy1126 2024-12-31 08:37 0 13228
[Verilog HDL] 简单组合逻辑电路电路组合逻辑电路逻辑电路 gaochy1126 2024-12-31 08:36 0 16211
[Verilog HDL] 基础逻辑门逻辑门 IO se gaochy1126 2024-12-31 08:35 0 14686
[FPGA] 代码风格规范代码 UL se gaochy1126 2024-12-31 08:34 0 12113
[FPGA] Testbench 的编写与应用 ST TE TEST gaochy1126 2024-12-31 08:34 0 12298
[Verilog HDL] Verilog 语法入门 verilo verilog or gaochy1126 2024-12-31 08:33 0 13859
[Verilog HDL] 哪个软件写verilog体验最好？ verilo verilog 软件 gaochy1126 2024-11-30 21:37 0 16491
[Verilog HDL] VHDL、Verilog和SystemVerilog的比较 HDL ST System gaochy1126 2024-11-30 21:36 0 14797
[Verilog HDL] Verilog &与&&的区别 verilo verilog AMP gaochy1126 2024-11-30 21:33 0 14171
[Verilog HDL] Verilog中“=”和“<=”的区别 verilo verilog gaochy1126 2024-11-30 21:33 0 13836
[Verilog HDL] 如何写好状态机_fpga_verilog FPGA PGA verilo gaochy1126 2024-11-30 21:32 0 14042
[Verilog HDL] 状态机实例电路 gaochy1126 2024-11-30 21:32 0 13563
[Verilog HDL] 赋值运算符‘＜=‘和‘=‘ 运算符 verilo verilog gaochy1126 2024-11-30 21:31 0 12849
[Verilog HDL] 非阻塞赋值阻塞阻塞赋值 verilo gaochy1126 2024-11-30 21:30 0 12640
[protel] 塔革特官方教学直播第二期：原理图的绘制 EDA软件 pcb设计电子工程师 Target3001 2024-11-21 14:55 0 12468
[protel] 塔革特官方教学第一期：元器件及其库相关操作 EDA软件 PCB技术电子工程师 Target3001 2024-11-8 11:29 0 13078
[FPGA] 寻找项目合作伙伴或者合伙人芯片 ip SOC gdzz 2024-11-6 16:45 1 13258
[protel] 如何使用TARGET3001!创建异形焊盘的封装 EDA软件 PCB技术电子工程师 Target3001 2024-10-17 10:48 0 13296
[Verilog HDL] 跨时钟域传输 ig 触发触发器 gaochy1126 2024-9-28 16:20 0 13854
[Verilog HDL] Verilog中的时间尺度与延迟 TI ig 11 gaochy1126 2024-9-28 16:20 0 13851
[Verilog HDL] verilog延时函数输出延时函数函数 gaochy1126 2024-9-28 16:19 0 13635

1 234 5 6 7 8 9 10 ... 196 / 196 页下一页

今日: 0|主题: 7825|帖子: 43894

快速发帖

浏览过的版块