EDA 技术

今日: 0|主题: 7730|帖子: 43131

新窗全部主题最新精华有附件最多回复最多查看零回复更多 \| 显示置顶


[cadence] 产生Cadence Allegro的第三方网表 AD ce gaochy1126 2022-6-30 15:43 0 2359
[cadence] Cadence allegro16.5的使用技巧总结 AD Allegro16 ce gaochy1126 2022-6-30 15:42 0 2581
[cadence] Cadence allegro与Altium等软件的区别比较分析 AD TI ce gaochy1126 2022-6-29 17:37 0 2847
解决AndroidStudio编译工程长时间卡在Gradle:Build model问题 AD AN IO gaochy1126 2022-6-7 23:21 0 3144
[protel] PCB过孔盖油和过孔开窗的区别 pc gaochy1126 2022-5-31 21:30 0 3058
[protel] protel 过孔（VIA）, 焊盘（pad）,钻孔区别 AD PA Prote gaochy1126 2022-5-31 21:29 0 2985
[cadence] Pspice仿真报错求助潇洒毛 2022-5-21 17:05 0 2967
[protel] 元器件的间距与安装尺寸元器件引脚设计 gaochy1126 2022-4-30 19:56 0 3481
[protel] 元件的布局元件器件元器件 gaochy1126 2022-4-30 19:55 0 3180
[protel] 使用Protel99打印PCB图的技巧 Prote TE pc gaochy1126 2022-4-30 19:54 0 3377
[protel] PROTEL的常用快捷键 Prote TE 快捷键 gaochy1126 2022-4-30 19:54 0 4658
[protel] 如何在PCB文件中添加汉字和图形 PCB文件 pc TE gaochy1126 2022-4-30 19:54 0 3259
[protel] Altium Designer / Protel 发展历程 Prote TE TI gaochy1126 2022-4-30 19:52 0 4804
[cadence] allegro中10mil过孔 ALLEGRO TE se gaochy1126 2022-4-30 19:30 0 3370
[FPGA] EDA软件国内外发展情况调研 EDA EDA软件 EDA设计爱电子的哥哥 2022-4-30 10:00 0 5778
[Verilog HDL] 怎样理解Verilog中的assign？ ig verilo gaochy1126 2022-3-31 23:18 0 3415
[Verilog HDL] 学习Verilog的三个阶段转发 verilo gaochy1126 2022-3-31 23:17 0 3609
[FPGA] Testbench的编写与应用 ST TE TEST gaochy1126 2022-3-31 23:16 0 3485
[FPGA] Verilog语法入门 verilo gaochy1126 2022-3-31 23:15 0 3505
[FPGA] quartusii各种仿真概念 ar gaochy1126 2022-3-31 23:12 0 3284
[FPGA] Quartus II辅助工具_RTL Viewer使用方法 ar vi gaochy1126 2022-3-31 23:04 0 6397
[FPGA] FPGA（UART） ar gaochy1126 2022-3-31 22:52 0 2650
[cadence] 原理图绘制沐阳子 2022-3-10 14:57 0 2434
[Verilog HDL] verilog中assign和always@()的区别和值得注意 gaochy1126 2022-2-27 18:11* 0 2845
[Verilog HDL] Verilog的几个简单语法 AD verilo gaochy1126 2022-2-27 18:10 0 2900
使用assign还是always ig gaochy1126 2022-2-27 18:04 0 2856
[Verilog HDL] Verilog指令_assign用法 ig verilo gaochy1126 2022-2-27 18:04 0 2966
[Quartus] Quartus II的管脚分配 ar gaochy1126 2022-2-27 15:33 0 3595
[Quartus] Quartus II自动添加管脚分配 ar gaochy1126 2022-2-27 15:32 0 2802
[FPGA] Quartus工程建立 ar gaochy1126 2022-2-27 15:27 0 2865
[FPGA] Quartus.II调用ModelSim仿真实例 ar models gaochy1126 2022-2-27 15:26 0 2518
[Quartus] LogicLock逻辑锁定工具使用技巧 ck ic gaochy1126 2022-2-27 15:07 0 2287
[FPGA] 基于FPGA的FFT算法硬件实现 AC gaochy1126 2022-2-27 15:04 0 2629
[FPGA] Quartus II软件基础介绍 ar gaochy1126 2022-2-27 15:02 0 3031
[FPGA] Quartus II添加器件库方法 ar gaochy1126 2022-2-27 15:00 0 3585
KiCAD之输出生产文件输出 KiCAD AC shine9547788 2022-2-21 14:27 0 4055
robei EDA工具 Robei EDA 设计 zhuheqiang1 2022-2-14 08:42 0 3126
[FPGA] 7天搞定FPGA-Robei与Xilinx 实战教材韩先生攻城狮 2022-2-11 22:42 0 3087
[ISE] VIVADO约束向导 AD vi Vivado gaochy1126 2022-1-30 16:49 0 2874
[ISE] VIVADO CORDIC IP核 AD ic ip gaochy1126 2022-1-30 16:48 0 3626

1 2 3 4 567 8 9 10 ... 194 / 194 页下一页

今日: 0|主题: 7730|帖子: 43131

快速发帖