EDA 技术

今日: 0|主题: 7675|帖子: 42749 收藏 (43)

新窗全部主题最新精华有附件最多回复最多查看零回复更多 \| 显示置顶


KiCAD之输出生产文件输出 KiCAD AC shine9547788 2022-2-21 14:27 0 3773
robei EDA工具 Robei EDA 设计 zhuheqiang1 2022-2-14 08:42 0 2996
[FPGA] 7天搞定FPGA-Robei与Xilinx 实战教材韩先生攻城狮 2022-2-11 22:42 0 2990
[ISE] VIVADO约束向导 AD vi Vivado gaochy1126 2022-1-30 16:49 0 2798
[ISE] VIVADO CORDIC IP核 AD ic ip gaochy1126 2022-1-30 16:48 0 3371
[ISE] VIVADO抓取信号 AD vi Vivado gaochy1126 2022-1-30 16:47 0 2854
[ISE] 提升Vivado编译速度 AD vi 速度 gaochy1126 2022-1-30 16:38 0 2603
[FPGA] FPGA的基本工作原理 Xilinx和Altera对比 AC TE gaochy1126 2022-1-27 22:15 0 2599
[FPGA] Altera的FPGA的AS、PS和Jtag配置模式的区别 TE ps gaochy1126 2022-1-27 22:14 0 2473
[cadence] Orcad PSpice教程 AI Train AD gaochy1126 2022-1-27 21:19 0 2750
[cadence] 不用重新走线快速修改差分线参数的方法 pc PCB 仿真飞之天之飞 2022-1-23 15:34 0 3024
[FPGA] vivado三种常用IP核的调用 AD ip vi gaochy1126 2021-12-31 19:21 0 2525
[FPGA] 解决ubuntu16.04中vivado Docnav无法打开的问题 AD adv vi gaochy1126 2021-12-31 19:20 0 3816
[FPGA] 关于Xilinx Docnav 使用这些事 gaochy1126 2021-12-31 19:19 0 2410
[FPGA] Vivado神器之DocNav AD vi gaochy1126 2021-12-31 19:18 0 2425
[FPGA] VIVADO常见警告、错误及解决方法 AD vi gaochy1126 2021-12-31 19:16 0 4201
[FPGA] vivado综合常见报错 AD vi gaochy1126 2021-12-31 19:16 0 2456
[FPGA] Modelsim独立仿真Vivado Clocking Wizard IP Core AC AD ar gaochy1126 2021-12-31 19:15 0 2584
[FPGA] Tcl在Vivado中的使用 AD tc vi gaochy1126 2021-12-31 19:14 0 3008
[FPGA] Vivado下如何阅读时序报告 AD vi gaochy1126 2021-12-31 19:12 0 2391
[FPGA] HDL/XDC中设置综合属性 AD dc hd gaochy1126 2021-12-31 19:12 0 2467
[FPGA] Vivado下载很慢的解决办法 AD vi gaochy1126 2021-12-31 19:03 0 4053
[FPGA] Quartus和Vivado简单教程转 AD ar vi gaochy1126 2021-12-30 23:59 0 3337
[multisim] roteus8.6学单片机系列-工程建立 AD TE 单片机 gaochy1126 2021-12-30 23:55 0 2546
[multisim] Multisim电路仿真 TI multisim 电路仿真 gaochy1126 2021-12-30 23:53 0 2827
[multisim] Multisim仿真入门教程 TI multisim仿真 AC gaochy1126 2021-12-30 23:51 0 2479
[multisim] 抬升电压被放大怎么办 AC 电压仿真 2287312853 2021-11-29 21:14 0 3141
Allegro 快捷键设置（二）快捷键 ALLEGRO ck gaochy1126 2021-11-28 20:52 0 3651
[FPGA] 设置allegro的快捷键快捷键 ALLEGRO se gaochy1126 2021-11-28 20:52 0 3289
[FPGA] Vivado固化至SPI Flash AD pi vi gaochy1126 2021-11-28 20:39 0 3075
[FPGA] vivado烧写bin文件到flash 中 AD vi gaochy1126 2021-11-28 20:38 0 2852
[FPGA] 几款开源RISC-V处理器 AC 开源 RISC-V处理器 gaochy1126 2021-11-28 20:31 0 3122
[FPGA] 要让RISC-V跑起来究竟需要多大的FPGA？ FPGA RISC-V TE gaochy1126 2021-11-28 20:29 0 3185
[ISE] 关于ISE与win8和win10不兼容性解决办法 cw se win8 gaochy1126 2021-11-28 20:21 0 2871
[ISE] ISE14.7下载链接 progra se ISE14.7 gaochy1126 2021-11-28 20:19 0 2692
[multisim] 四层板的拼版方法 AC PCB pc gaochy1126 2021-11-28 20:03 0 2988
[protel] Altium Designer之拼板设计笔记转 AC TI ig gaochy1126 2021-11-28 20:00 0 3625
[cadence] cadence导入网表出现大量警告问题 cadence ni warning 1057265189 2021-11-3 09:28 0 4668
[FPGA] 3分钟快速认识Zynq开发 zynq sd ps gaochy1126 2021-10-30 18:23 0 5492
[FPGA] ZYNQ的启动原理和配置 zynq ROM ps gaochy1126 2021-10-30 18:22 0 4769