EDA 技术

今日: 0|主题: 7709|帖子: 42939 收藏 (43)

新窗全部主题最新精华有附件最多回复最多查看零回复更多 \| 显示置顶


[protel] 如何在PCB文件中添加汉字和图形 PCB文件 pc TE gaochy1126 2022-4-30 19:54 0 3226
[protel] Altium Designer / Protel 发展历程 Prote TE TI gaochy1126 2022-4-30 19:52 0 4703
[cadence] allegro中10mil过孔 ALLEGRO TE se gaochy1126 2022-4-30 19:30 0 3309
[FPGA] EDA软件国内外发展情况调研 EDA EDA软件 EDA设计爱电子的哥哥 2022-4-30 10:00 0 5732
[Verilog HDL] 怎样理解Verilog中的assign？ ig verilo gaochy1126 2022-3-31 23:18 0 3384
[Verilog HDL] 学习Verilog的三个阶段转发 verilo gaochy1126 2022-3-31 23:17 0 3551
[FPGA] Testbench的编写与应用 ST TE TEST gaochy1126 2022-3-31 23:16 0 3460
[FPGA] Verilog语法入门 verilo gaochy1126 2022-3-31 23:15 0 3458
[FPGA] quartusii各种仿真概念 ar gaochy1126 2022-3-31 23:12 0 3231
[FPGA] Quartus II辅助工具_RTL Viewer使用方法 ar vi gaochy1126 2022-3-31 23:04 0 6289
[FPGA] FPGA（UART） ar gaochy1126 2022-3-31 22:52 0 2627
[cadence] 原理图绘制沐阳子 2022-3-10 14:57 0 2414
[Verilog HDL] verilog中assign和always@()的区别和值得注意 gaochy1126 2022-2-27 18:11* 0 2811
[Verilog HDL] Verilog的几个简单语法 AD verilo gaochy1126 2022-2-27 18:10 0 2867
使用assign还是always ig gaochy1126 2022-2-27 18:04 0 2830
[Verilog HDL] Verilog指令_assign用法 ig verilo gaochy1126 2022-2-27 18:04 0 2931
[Quartus] Quartus II的管脚分配 ar gaochy1126 2022-2-27 15:33 0 3511
[Quartus] Quartus II自动添加管脚分配 ar gaochy1126 2022-2-27 15:32 0 2749
[FPGA] Quartus工程建立 ar gaochy1126 2022-2-27 15:27 0 2800
[FPGA] Quartus.II调用ModelSim仿真实例 ar models gaochy1126 2022-2-27 15:26 0 2473
[Quartus] LogicLock逻辑锁定工具使用技巧 ck ic gaochy1126 2022-2-27 15:07 0 2259
[FPGA] 基于FPGA的FFT算法硬件实现 AC gaochy1126 2022-2-27 15:04 0 2572
[FPGA] Quartus II软件基础介绍 ar gaochy1126 2022-2-27 15:02 0 2970
[FPGA] Quartus II添加器件库方法 ar gaochy1126 2022-2-27 15:00 0 3494
KiCAD之输出生产文件输出 KiCAD AC shine9547788 2022-2-21 14:27 0 3932
robei EDA工具 Robei EDA 设计 zhuheqiang1 2022-2-14 08:42 0 3069
[FPGA] 7天搞定FPGA-Robei与Xilinx 实战教材韩先生攻城狮 2022-2-11 22:42 0 3050
[ISE] VIVADO约束向导 AD vi Vivado gaochy1126 2022-1-30 16:49 0 2840
[ISE] VIVADO CORDIC IP核 AD ic ip gaochy1126 2022-1-30 16:48 0 3513
[ISE] VIVADO抓取信号 AD vi Vivado gaochy1126 2022-1-30 16:47 0 2921
[ISE] 提升Vivado编译速度 AD vi 速度 gaochy1126 2022-1-30 16:38 0 2644
[FPGA] FPGA的基本工作原理 Xilinx和Altera对比 AC TE gaochy1126 2022-1-27 22:15 0 2654
[FPGA] Altera的FPGA的AS、PS和Jtag配置模式的区别 TE ps gaochy1126 2022-1-27 22:14 0 2532
[cadence] Orcad PSpice教程 AI Train AD gaochy1126 2022-1-27 21:19 0 2874
[cadence] 不用重新走线快速修改差分线参数的方法 pc PCB 仿真飞之天之飞 2022-1-23 15:34 0 3123
[FPGA] vivado三种常用IP核的调用 AD ip vi gaochy1126 2021-12-31 19:21 0 2568
[FPGA] 解决ubuntu16.04中vivado Docnav无法打开的问题 AD adv vi gaochy1126 2021-12-31 19:20 0 3991
[FPGA] 关于Xilinx Docnav 使用这些事 gaochy1126 2021-12-31 19:19 0 2445
[FPGA] Vivado神器之DocNav AD vi gaochy1126 2021-12-31 19:18 0 2451
[FPGA] VIVADO常见警告、错误及解决方法 AD vi gaochy1126 2021-12-31 19:16 0 4570