EDA 技术

今日: 0|主题: 7825|帖子: 43894

新窗全部主题最新精华有附件最多回复最多查看零回复更多 \| 显示置顶


OrCAD pspice模拟结果明显错误，什么情况。 PSPICE OrCAD ICE blbllcom 2024-3-10 21:54 0 15133
[protel] 如何使用TARGET3001!做四层电路板（附：操作步骤） TARGET3001 layout 电子工程师 Target3001 2024-3-5 10:10 0 15558
[protel] TARGET3001!用法篇-如何将Altium文件导入到TARGET中 TARGET3001 layout 电子工程师 Target3001 2024-2-22 14:25 0 15472
[Allegro] 请问ALLEGRO如何？谢谢走线 AC 如图 hjz21 2024-2-18 15:01 0 14695
[Verilog HDL] 有限状态机有限状态机 gaochy1126 2024-1-29 21:59 0 16376
[protel] 串口调试工具串口串口调试串口调试工具 gaochy1126 2024-1-29 21:58 0 14902
[protel] CC2530+CC2592远距离模块资料 CC2592 cc2530 模块资料 gaochy1126 2024-1-29 21:57 0 14862
[ISE] Modelsim安装与配置说明 LSI SIM model gaochy1126 2024-1-29 21:55 0 14812
[ISE] Vivado库编译与设置说明 AD Vivado vi gaochy1126 2024-1-29 21:55 0 15719
[multisim] 编程图解入门教程 ic pi pic gaochy1126 2024-1-29 21:54 0 14924
[protel] 探秘新一代电子EDA软件—TARGET 3001！值得一试！(附：安装说明) EDA软件 PCB行业 EDA技术 Target3001 2024-1-15 10:48 0 14995
[Verilog HDL] verilog基础——always、initial RS ST verilo gaochy1126 2023-11-30 20:54 0 11288
[protel] Verilog中的运算符 verilo verilog 运算符 gaochy1126 2023-11-30 20:52 0 11420
[Verilog HDL] Verilog中“=”和“<=”的区别 gaochy1126 2023-11-30 20:52 0 11611
[Verilog HDL] 一文带你了解verilog基础语法 verilo verilog gaochy1126 2023-11-30 20:51 0 11727
[Verilog HDL] Verilog HDL中位运算符、逻辑运算符和缩减运算符的区别 HDL hd verilo gaochy1126 2023-11-30 20:50 0 12061
[Verilog HDL] verilog 中！与 ~ 的区别 verilo verilog gaochy1126 2023-11-30 20:49 0 11514
[protel] Altium Designer 19使用问题之十三 Designe TI des QWE4562009 2023-10-13 14:32 0 12533
[protel] Altium Designer 铺铜设置要怎么设置才能使得边边角角更圆滑就是钝角一样不尖锐灌铜... Altium Design Designe QWE4562009 2023-10-11 18:21 0 12630
[Verilog HDL] VCS 仿真报错，请大佬帮忙看看 ov nova AC 装逼大师 2023-10-5 23:07 0 12762
[Verilog HDL] verilog中符号位的扩展问题 verilo verilog gaochy1126 2023-8-31 22:24 0 12543
[Verilog HDL] verilog，有符号数的运算 verilo verilog gaochy1126 2023-8-31 22:23 0 12763
[Verilog HDL] verilog的结构化、数据流、行为级描述方式 verilo verilog 数据流 gaochy1126 2023-8-31 22:23 0 12700
[Verilog HDL] verilog中的基本数据类型端口 verilo verilog gaochy1126 2023-8-31 22:22 0 12406
[Verilog HDL] Verilog 模块例化 verilo verilog gaochy1126 2023-8-31 22:22 0 12418
[Verilog HDL] 简单组合逻辑电路电路组合逻辑电路逻辑电路 gaochy1126 2023-7-28 17:55 0 10932
[protel] Altium Designer 原理图和PCB ECO 设置、电气规则检查、以及规则DRC错误排查？ Altium Design Designe QWE4562009 2023-7-21 16:30 0 10696
Altium Designer PG画铜皮 Altium Design Designe QWE4562009 2023-7-21 16:09 0 10539
[protel] 板框的定义 Design designer ig gaochy1126 2023-5-29 16:17 0 11728
[Verilog HDL] VERILOG重点解析 verilo verilog gaochy1126 2023-5-29 16:13 0 11027

1 2 3 4 567 8 9 10 ... 261 / 261 页下一页

今日: 0|主题: 7825|帖子: 43894

快速发帖

浏览过的版块