EDA 技术

今日: 0|主题: 7709|帖子: 42939 收藏 (43)

1 ... 3 4 5 6 789 10 11 12 ... 62 / 62 页下一页

新窗全部主题最新精华有附件最多回复最多查看零回复更多 \| 显示置顶


[protel] PCB布局技巧 PCB布局元件 des gaochy1126 2021-8-24 20:46 0 13459
[protel] PCB——变绿解决方案 PCB 元件 App gaochy1126 2021-8-24 20:43 0 13417
[protel] PCB拼板 PCB拼板单板 layer gaochy1126 2021-8-24 20:42 0 13304
[protel] PCB布局布线中地的设计布局布线 PCB布局模拟 gaochy1126 2021-8-24 20:16 0 11740
[protel] Altium Designer 如何批量修改过孔盖油 ig designer Altium gaochy1126 2021-8-24 20:00 0 13420
[protel] Altium Designer线宽、过孔参数与规则不符 ig Altium designer gaochy1126 2021-8-24 19:59 0 12905
[protel] 设置过孔盖油和过孔开窗转 TE gerber文件 ge gaochy1126 2021-8-24 19:59 0 7836
[protel] PCB走线时加过孔 PCB走线电脑 gaochy1126 2021-8-24 19:57 0 8179
[FPGA] 如何制作过孔 AC via vi gaochy1126 2021-8-24 19:55 0 8105
[protel] Altium Designer PCB文件过大的解决办法 pc Altium designer gaochy1126 2021-8-17 18:03 0 8394
免费资料！PCB实战课程！ PCB pc hizhang 2021-8-16 18:34 0 10588
[FPGA] FPGA技术的主要发展方向 FPGA技术 ip 芯片 gaochy1126 2021-7-31 20:55 0 7871
[FPGA] RISC-V给FPGA带来了什么机遇 RISC-V FPGA AN gaochy1126 2021-7-31 20:47 0 8058
[FPGA] 关于FPGA开发板，它为什么会使用到SDRAM SDRAM FPGA开发板 DDR gaochy1126 2021-7-31 20:27 0 5938
[FPGA] Xilinx 7系列FPGA管脚是如何定义的？ XILINX FPGA 管脚 gaochy1126 2021-7-31 20:22 0 8669
[FPGA] Xilinx 7系列FPGA器件管脚原理图设计说明管脚 FPGA器件原理图 gaochy1126 2021-7-30 18:39 0 8929
[FPGA] cpld和fpga的区别 FPGA 编程 gaochy1126 2021-7-30 17:58 0 9819
[ISE] xilinx vivado xdc约束语法 Vivado dc XILINX gaochy1126 2021-7-30 17:56 0 8441
[Quartus] quartus II关于时钟约束 ar 时钟 gaochy1126 2021-7-30 17:51 0 8653
[FPGA] 注册截图 xiaoma333 2021-7-6 10:55 0 13291
[FPGA] FPGA基础--绘制时序图 FPGA 时序图信号 gaochy1126 2021-6-29 21:06 0 9987
[Quartus] ModelSim仿真波形保存 modelsim 仿真 pen gaochy1126 2021-6-29 21:05 0 9928
[ISE] Xilinx FIFO IP介绍 FIFO ip XILINX gaochy1126 2021-6-29 20:59 0 10236
Vivado学习之创建工程的全部流程 Vivado TE nex gaochy1126 2021-6-29 20:56 0 10792
[ISE] Vivado裸机工程搭建教程 Vivado AC 软件 gaochy1126 2021-6-29 20:48 0 9700
[FPGA] 基于FPGA的以太网数据传输硬件 FPGA 硬件以太网 gaochy1126 2021-6-29 20:43 0 9960
[FPGA] Xilinx FPGA设计专家(基础篇) FPGA设计 XILINX AC gaochy1126 2021-6-25 21:25 0 9112
[Quartus] Quartus II中管脚上拉电阻应该如何设置 ar 管脚 gaochy1126 2021-6-25 21:19 0 10472
[Quartus] Quartusll的图形输入项目创建教程 ar UART gaochy1126 2021-6-25 21:18 0 9825
[Quartus] Quartus II中Tsu/Tco的约束方法 tc tc gaochy1126 2021-6-25 21:16 0 10070
[FPGA] 西门子 whyypei 2021-6-25 12:45 0 10261
测评避免枯燥工作，解放低效时间 AC TE se 华秋DFM 2021-6-18 15:51 0 6558
[FPGA] 西门子活动 yunan101 2021-6-16 17:02 0 6416
关于AD637在cadence仿真中的使用 orcad cadence 仿真欧阳小树 2021-6-16 16:10 0 7308
IEC 62321-7-2:2017和IEC 62321-8:2017 电子检测方法 vi W17304453936 2021-6-15 22:22 0 18223
SignalTap II——基本使用和高级技巧分享 ig SignalTAP LED gaochy1126 2021-6-14 22:38 0 5901
[protel] 在实际工作中设计产品的元器件选型的问题？电子电子元器件泰山神泉 2021-6-7 13:20 0 5419
[FPGA] 为什么我设计的PCB都很少出错，而他们设计的PCB，经常出错 PCB ge gerber 华秋DFM 2021-6-2 15:58 0 5439
[PADS] 硬件工程师需要知道的DFM可制造性设计硬件工程师 DFM 可制造性设计华秋DFM 2021-6-1 16:20 0 5947
[Allegro] 用这个方法检查分析PCB，助你一版成功 PCB AC 信号华秋DFM 2021-5-31 17:21 0 4184