本版专家: gaochy1126
收藏本版 |订阅

今日: 0|主题: 7861|帖子: 44173

[protel] PCB的泪滴化
2023-3-18 16:17 0 8653
[protel] Altium Designer系列:添加泪滴
2023-3-18 16:15 0 8669
[protel] Altium Designer中等长线的一种典型画法
2023-3-18 16:11 0 9073
[protel] Altium Designer软件绘制等长走线
2023-3-18 15:10 0 9502
[Verilog HDL] 关于wire使用的一些小知识
2023-3-18 12:59 0 8669
[Verilog HDL] Verilog中wire与reg类型学习
2023-3-18 12:56 0 8856
[Verilog HDL] Verilog基本语法之wire和reg
2023-3-18 12:55 0 8769
[protel] Altium Designer常用快捷键
2023-3-14 15:43 0 7499
[protel] 如何把立创EDA上导出的原理图和封装导入AD的元件库 attach_img
2023-3-14 15:28 0 9022
[Quartus] Quartus II中的Waring
2023-2-28 22:35 0 6527
[Quartus] 如何在Quartus II中设置Virtual pin
2023-2-28 22:30 0 4633
[Quartus] 设置 Quartus II 的仿真时间大于 1us
2023-2-28 22:29 0 4752
[Quartus] QUATURSII中如何与UE关联
2023-2-28 22:05 0 2976
pads pcb元件封装设置高度 attach_img
2023-2-21 17:58 0 2969
[Verilog HDL] Verilog自学 attach_img
2023-2-18 15:50 0 3077
[Verilog HDL] 关于Verilog中begin···end语句执行顺序
2023-2-18 15:45 0 2805
[Verilog HDL] verilog去除毛刺的方法
2023-2-18 15:39 0 2805
[Verilog HDL] verilog中的毛刺产生
2023-2-18 14:55 0 2798
[Verilog HDL] Verilog中毛刺问题
2023-2-18 14:45 0 2846
[cadence] 坐标北京,寻找兼职PCB设计
2023-2-15 23:47 0 2655
always语句
2023-1-31 21:53 0 2995
[Verilog HDL] Verilog中的initial块
2023-1-31 21:51 0 2851
[Verilog HDL] verilog for循环的使用 attach_img
2023-1-31 21:50 0 2933
[Verilog HDL] verilog写的LCD1602 显示
2023-1-31 21:48 0 2781
[Verilog HDL] SPI总线的verilog实现
2023-1-31 21:46 0 2940
[Verilog HDL] IIC的Verilog实现
2023-1-31 21:46 0 1724
[protel] PCB规则检查的报错
2023-1-31 21:43 0 1853
[protel] PCB板铺铜规则
2023-1-31 21:37 0 1754
[protel] 将AD绘制的PCB/原理图文件导入到立创EDA attach_img
2023-1-31 21:30 0 5497
[Verilog HDL] Verilog入门教材推荐 attach_img
2023-1-31 21:12 0 1911
下一页 »

快速发帖

还可输入 80 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

在线客服 返回版块 返回顶部