EDA 技术

【可编程Asic（FPGA、CPLD）技术交流，HDL coding style讨论，EDA软件工具使用】

本版专家: gaochy1126

今日: 0|主题: 7643|帖子: 42662 收藏 (42)

本版赏金已达 34.00元(功能说明)论坛赏金排名第 77 名

12 3 4 5 6 7 8 9 10 ... 12 / 12 页下一页

新窗全部主题最新精华有附件最多回复最多查看零回复更多 \| 显示置顶



[FPGA] 寻找项目合作伙伴或者合伙人芯片 ip SOC gdzz 2024-11-6 16:45 1 2404
[FPGA] verilog 反相器的设计与仿真设计仿真 verilog gaochy1126 2024-9-28 16:07 0 3501
[FPGA] Zynq的启动与配置过程详解 ...2 zynq boot ROM gaochy1126 2024-4-4 03:29 50 16551
[FPGA] Altera FPGA CPLD设计(高级篇) altera FPGA gaochy1126 2024-3-1 10:13 3 10603
[FPGA] 1.Idelay 如何添加？ IDE 时钟相位 entepino 2023-12-5 15:14 1 9863
[FPGA] EP4CE6E22C8 FPGA最小系统电路原理图+PCB源文件 EP4CE6 EP4CE6E22 ce gaochy1126 2023-9-1 16:06 1 13096
[FPGA] D触发器 D触发器触发触发器 gaochy1126 2023-7-28 18:02 1 10715
[FPGA] Testbench的编写与应用 ST TE TEST gaochy1126 2023-7-28 17:54 2 10679
[FPGA] FPGA的管脚分配 FPGA PGA 管脚 gaochy1126 2023-2-28 22:33 3 4588
[FPGA] Verilog中wire与reg类型的区别信号组合触发 gaochy1126 2023-2-28 22:11 24 3387
[FPGA] 同步下降沿检测 gaochy1126 2022-12-31 21:49 24 1564
[FPGA] Altium Designer 加*方法 Altium Design Designe gaochy1126 2022-12-29 20:52* 0 1190
[FPGA] verilog语言中模块的端口的输入类型 Wire module 输出 tao180539 2022-12-29 20:15 1 1445
[FPGA] Vivado介绍 AD Vivado vi gaochy1126 2022-11-30 21:02 5 1580
[FPGA] Vivado IP核：FFT实验 AD Vivado fft gaochy1126 2022-11-30 21:00 5 1890
[FPGA] Vivado 调用IP核 AD Vivado ip gaochy1126 2022-11-30 20:57 5 2082
[FPGA] Xilinx的Vivado与ISE区别 AD se vi gaochy1126 2022-8-31 22:07 0 2407
[FPGA] IPC-9704标准丨PCB应力应变测试仪测试分析 straingagues 2022-8-31 20:07 1 2919
[FPGA] Testbench文件 ST TE TEST gaochy1126 2022-8-30 21:44 0 2294
[FPGA] PCB应力应变测试分析---IPC-9704基础 straingagues 2022-7-9 14:46 0 2972
[FPGA] Cadence/Allegro学习笔记 AD ce gaochy1126 2022-6-30 21:42 32 3322
[FPGA] ISE_软件基本使用流程 se gaochy1126 2022-5-31 21:25 12 2895
[FPGA] Altera FPGA／CPLD设计基础篇 ...2 altera FPGA gaochy1126 2022-5-23 16:08 39 4006
[FPGA] Quartus II调用modelsim ar models gaochy1126 2022-5-16 10:07 5 3469
[FPGA] EDA软件国内外发展情况调研 EDA EDA软件 EDA设计爱电子的哥哥 2022-4-30 10:00 0 5471
[FPGA] Testbench的编写与应用 ST TE TEST gaochy1126 2022-3-31 23:16 0 3286
[FPGA] Verilog语法入门 verilo gaochy1126 2022-3-31 23:15 0 3180
[FPGA] Modelsim-Altera 仿真 TE models gaochy1126 2022-3-31 23:14 1 3307
[FPGA] quartusii各种仿真概念 ar gaochy1126 2022-3-31 23:12 0 2917
[FPGA] Quartus II辅助工具_RTL Viewer使用方法 ar vi gaochy1126 2022-3-31 23:04 0 5178
[FPGA] Qspi_flash上电启动zynq应用工程 pi gaochy1126 2022-3-31 23:02 2 2964
[FPGA] FPGA的flash板卡程序擦除与固化 gaochy1126 2022-3-31 22:58 3 3219
[FPGA] FPGA生成JIC方法 ic gaochy1126 2022-3-31 22:55 2 2763
[FPGA] FPGA（UART） ar gaochy1126 2022-3-31 22:52 0 2498
[FPGA] FPGA LVDS ar tuf gaochy1126 2022-3-31 22:50 1 2779
[FPGA] Altera FPGA CPLD设计(基础篇) altera FPGA gaochy1126 2022-3-15 23:04 2 2769
[FPGA] quartus如何调用modelsim ar models gaochy1126 2022-2-27 15:31 2 2550
[FPGA] Quartus工程建立 ar gaochy1126 2022-2-27 15:27 0 2390
[FPGA] Quartus.II调用ModelSim仿真实例 ar models gaochy1126 2022-2-27 15:26 0 2197
[FPGA] 为FPGA选择最合适的电源管理 gaochy1126 2022-2-27 15:11 2 2232