EDA 技术

【可编程Asic（FPGA、CPLD）技术交流，HDL coding style讨论，EDA软件工具使用】

今日: 0|主题: 7720|帖子: 43030

新窗全部主题最新精华有附件最多回复最多查看零回复更多 \| 显示置顶



[FPGA] 硬件描述语言VHDL及其应用 HDL VHDL hd gaochy1126 2025-7-30 12:56 25 1436
[FPGA] Tsu_Tco约束方法 ...2 tc 方法 AC gaochy1126 2025-7-30 12:53 31 1481
[FPGA] 基于FPGA的数字滤波系统 FPGA PGA 数字滤波 gaochy1126 2025-7-30 12:48 30 1455
[FPGA] 使用Cyclone器件中的PLL PLL cyclone 器件 gaochy1126 2025-7-30 09:49 0 1396
[FPGA] VGA驱动与实现 VGA AC gaochy1126 2025-7-30 09:47 0 1372
[FPGA] FPGA的指导性原则 FPGA PGA AC gaochy1126 2025-7-30 09:47 0 1359
[FPGA] 单片机程序的状态机模型单片机单片机程序模型 gaochy1126 2025-7-30 09:45 0 1359
[FPGA] CAN控制器状态机的分析与实现 AN CAN CAN控制器 gaochy1126 2025-7-30 09:44 0 1357
[FPGA] 14个经典DSP程序 ps verilo verilong gaochy1126 2025-6-26 17:19 17 3951
[FPGA] 时序约束时序 AC gaochy1126 2025-6-26 17:10 11 2885
[FPGA] FPGA与SOPC设计教程 C设计 FPGA PGA gaochy1126 2025-6-26 15:33 0 3639
[FPGA] VIVADO2020.1 AD vi Vivado CECCBOY 2025-6-23 10:59 0 3860
[FPGA] Verilog HDL程序设计 HDL hd verilo gaochy1126 2025-5-31 16:13 0 4719
[FPGA] FPGA应用开发入门与典型实例 FPGA PGA gaochy1126 2025-5-31 16:12 0 4698
[FPGA] FPGA高级时序综合教程 FPGA PGA 时序 gaochy1126 2025-5-31 16:11 0 4692
[FPGA] FPGA_SOPC入门级实验指导书 FPGA PGA pc gaochy1126 2025-5-31 16:11 0 4685
[FPGA] FPGA入门教程—详尽的基础知识 FPGA PGA 基础知识 gaochy1126 2025-5-31 16:08 0 4711
[FPGA] NEXYS3_sch Nexys Nexys3 nex gaochy1126 2025-5-31 16:06 0 4157
[FPGA] 真的懂Verilog吗 verilo verilog 仿真 gaochy1126 2025-4-30 23:13 0 5579
[FPGA] EP4CE6E22C8 FPGA最小系统电路原理图+PCB源文件 EP4CE6 EP4CE6E22 ce gaochy1126 2025-4-29 11:51 2 18385
[FPGA] LogiSim 工具 GIS SIM logisim gaochy1126 2025-4-26 22:26 2 9860
[FPGA] 简单时序逻辑电路时序时序逻辑时序逻辑电路 gaochy1126 2025-4-19 19:49 1 9814
[FPGA] 复杂组合逻辑电路电路组合逻辑电路逻辑电路 gaochy1126 2024-12-31 08:37 0 8431
[FPGA] 代码风格规范代码 UL se gaochy1126 2024-12-31 08:34 0 8422
[FPGA] Testbench 的编写与应用 ST TE TEST gaochy1126 2024-12-31 08:34 0 8519
[FPGA] 寻找项目合作伙伴或者合伙人芯片 ip SOC gdzz 2024-11-6 16:45 1 10663
[FPGA] verilog 反相器的设计与仿真设计仿真 verilog gaochy1126 2024-9-28 16:07 0 11180
[FPGA] Zynq的启动与配置过程详解 ...2 zynq boot ROM gaochy1126 2024-4-4 03:29 50 23316
[FPGA] Altera FPGA CPLD设计(高级篇) altera FPGA gaochy1126 2024-3-1 10:13 3 16362
[FPGA] 1.Idelay 如何添加？ IDE 时钟相位 entepino 2023-12-5 15:14 1 13623
[FPGA] D触发器 D触发器触发触发器 gaochy1126 2023-7-28 18:02 1 10928
[FPGA] Testbench的编写与应用 ST TE TEST gaochy1126 2023-7-28 17:54 2 11007
[FPGA] FPGA的管脚分配 FPGA PGA 管脚 gaochy1126 2023-2-28 22:33 3 4921
[FPGA] Verilog中wire与reg类型的区别信号组合触发 gaochy1126 2023-2-28 22:11 24 3736
[FPGA] 同步下降沿检测 gaochy1126 2022-12-31 21:49 24 1739
[FPGA] Altium Designer 加*方法 Altium Design Designe gaochy1126 2022-12-29 20:52* 0 1309
[FPGA] verilog语言中模块的端口的输入类型 Wire module 输出 tao180539 2022-12-29 20:15 1 1569
[FPGA] Vivado介绍 AD Vivado vi gaochy1126 2022-11-30 21:02 5 1818
[FPGA] Vivado IP核：FFT实验 AD Vivado fft gaochy1126 2022-11-30 21:00 5 2124
[FPGA] Vivado 调用IP核 AD Vivado ip gaochy1126 2022-11-30 20:57 5 2601

12 3 4 5 6 7 8 9 10 ... 12 / 12 页下一页

今日: 0|主题: 7720|帖子: 43030

快速发帖

浏览过的版块