【可编程Asic(FPGA、CPLD)技术交流,HDL coding style讨论,EDA软件工具使用】
本版专家: gaochy1126
订阅

今日: 0|主题: 7720|帖子: 43030

 
[Verilog HDL] 怎样用VHDL写TESTBENCH attachment
2025-7-30 12:51 27 1456
[Verilog HDL] Verilog HDL硬件描述语言 attachment
2025-7-30 10:18 22 1435
[Verilog HDL] 有限状态机的一种实现框架 attachment
2025-7-30 09:46 0 1380
[Verilog HDL] EDA技术与VHDL attachment
2025-7-30 09:43 0 1364
[Verilog HDL] 基于Verilog HDL的数字系统应用设计 attachment  ...2
2025-6-26 17:20 26 5997
[Verilog HDL] UCF、PCF、HDL 约束语法 attachment
2025-6-26 17:13 22 3778
[Verilog HDL] EDA技术与VHDL attachment
2025-6-26 15:35 0 3633
[Verilog HDL] 硬件描述语言和数字系统设 attachment  ...2
2025-5-31 16:41 32 5746
[Verilog HDL] verilog黄金参考指南中文版 attachment
2025-5-31 16:38 11 4940
[Verilog HDL] Verilog基本电路设计指导书 attachment
2025-5-31 16:37 11 4933
[Verilog HDL] 交通大学Verilog高级数字设计 attachment
2025-5-31 16:29 22 4937
[Verilog HDL] Verilog典型电路设计 attachment
2025-5-31 16:15 0 4755
[Verilog HDL] Verilog的135个经典设计实例 attachment
2025-5-31 16:15 0 4721
[Verilog HDL] modelsim 教程 attachment
2025-5-31 16:07 0 4251
[Verilog HDL] Verilog HDL程序设计与实践 attachment
2025-5-31 16:07 0 4170
[Verilog HDL] FFT算法的优化及DSP的实现 attachment
2025-5-31 16:03 0 3494
[Verilog HDL] 语法与注释
2025-4-30 23:17 0 4658
[Verilog HDL] 计数器与寄存器设计
2025-4-30 23:16 0 5541
[Verilog HDL] verilog 语法基础汇总
2025-4-30 23:13 0 5643
[Verilog HDL] CFA科普系列01|EDA工具装不上?可能不是你技术差,而是少了这两个命令
2025-4-27 10:26 0 4811
[Verilog HDL] verilog哪本书比较好
2025-4-18 21:17 3 12435
[Verilog HDL] vhdl和verilog哪个好?
2025-4-15 20:01 2 12250
[Verilog HDL] 有限状态机
2025-4-14 21:01 2 10461
[Verilog HDL] 复杂时序逻辑电路
2025-4-12 20:46 1 11089
[Verilog HDL] 简单组合逻辑电路
2024-12-31 08:36 0 11183
[Verilog HDL] 基础逻辑门
2024-12-31 08:35 0 9881
[Verilog HDL] Verilog 语法入门
2024-12-31 08:33 0 10022
[Verilog HDL] 哪个软件写verilog体验最好?
2024-11-30 21:37 0 12174
[Verilog HDL] VHDL、Verilog和SystemVerilog的比较
2024-11-30 21:36 0 10931
[Verilog HDL] Verilog &与&&的区别
2024-11-30 21:33 0 10275
[Verilog HDL] Verilog中“=”和“<=”的区别
2024-11-30 21:33 0 10096
[Verilog HDL] 如何写好状态机_fpga_verilog
2024-11-30 21:32 0 10281
[Verilog HDL] 状态机实例
2024-11-30 21:32 0 9863
[Verilog HDL] 赋值运算符‘<=‘和‘=‘
2024-11-30 21:31 0 9754
[Verilog HDL] 非阻塞赋值
2024-11-30 21:30 0 9560
[Verilog HDL] 跨时钟域传输
2024-9-28 16:20 0 11475
[Verilog HDL] Verilog中的时间尺度与延迟
2024-9-28 16:20 0 11472
[Verilog HDL] verilog延时函数
2024-9-28 16:19 0 11283
[Verilog HDL] Verilog实现小数分频
2024-9-28 16:18 0 11432
[Verilog HDL] verilog的6种延迟操作
2024-9-28 16:18 0 12061
下一页 »

快速发帖

还可输入 80 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

在线客服 返回版块 返回顶部