EDA 技术

【可编程Asic（FPGA、CPLD）技术交流，HDL coding style讨论，EDA软件工具使用】

本版专家: gaochy1126

今日: 0|主题: 7696|帖子: 42846 收藏 (43)

本版赏金已达 34.00元(功能说明)论坛赏金排名第 77 名

12 3 4 5 6 / 6 页下一页

新窗全部主题最新精华有附件最多回复最多查看零回复更多 \| 显示置顶



[Verilog HDL] 基于Verilog HDL的数字系统应用设计 ...2 HDL hd verilo gaochy1126 2025-5-31 16:44 21 670
[Verilog HDL] 硬件描述语言和数字系统设 ...2 数字系统硬件硬件描述语言 gaochy1126 2025-5-31 16:41 32 660
[Verilog HDL] verilog黄金参考指南中文版 verilo verilog AC gaochy1126 2025-5-31 16:38 11 602
[Verilog HDL] Verilog基本电路设计指导书 verilo verilog 电路 gaochy1126 2025-5-31 16:37 11 660
[Verilog HDL] 交通大学Verilog高级数字设计 verilo verilog 数字设计 gaochy1126 2025-5-31 16:29 22 688
[Verilog HDL] Verilog典型电路设计 verilo verilog 电路 gaochy1126 2025-5-31 16:15 0 592
[Verilog HDL] Verilog的135个经典设计实例 verilo verilog 设计 gaochy1126 2025-5-31 16:15 0 599
[Verilog HDL] modelsim 教程 LSI SIM model gaochy1126 2025-5-31 16:07 0 590
[Verilog HDL] Verilog HDL程序设计与实践 HDL hd verilo gaochy1126 2025-5-31 16:07 0 600
[Verilog HDL] FFT算法的优化及DSP的实现 DSP fft fft算法 gaochy1126 2025-5-31 16:03 0 594
[Verilog HDL] 语法与注释 ID IDT Width gaochy1126 2025-4-30 23:17 0 2124
[Verilog HDL] 计数器与寄存器设计设计计数器 gaochy1126 2025-4-30 23:16 0 2730
[Verilog HDL] verilog 语法基础汇总 verilog 运算符 AMP gaochy1126 2025-4-30 23:13 0 2754
[Verilog HDL] CFA科普系列01｜EDA工具装不上？可能不是你技术差，而是少了这两个命令 EDA 芯片 CFAteam 2025-4-27 10:26 0 2705
[Verilog HDL] verilog哪本书比较好 verilo verilog 设计 gaochy1126 2025-4-18 21:17 3 10315
[Verilog HDL] vhdl和verilog哪个好? HDL VHDL hd gaochy1126 2025-4-15 20:01 2 10167
[Verilog HDL] 有限状态机有限状态机建模 gaochy1126 2025-4-14 21:01 2 8368
[Verilog HDL] 复杂时序逻辑电路时序时序逻辑时序逻辑电路 gaochy1126 2025-4-12 20:46 1 8949
[Verilog HDL] 简单组合逻辑电路电路组合逻辑电路逻辑电路 gaochy1126 2024-12-31 08:36 0 8368
[Verilog HDL] 基础逻辑门逻辑门 IO se gaochy1126 2024-12-31 08:35 0 7808
[Verilog HDL] Verilog 语法入门 verilo verilog or gaochy1126 2024-12-31 08:33 0 7820
[Verilog HDL] 哪个软件写verilog体验最好？ verilo verilog 软件 gaochy1126 2024-11-30 21:37 0 9720
[Verilog HDL] VHDL、Verilog和SystemVerilog的比较 HDL ST System gaochy1126 2024-11-30 21:36 0 8754
[Verilog HDL] Verilog &与&&的区别 verilo verilog AMP gaochy1126 2024-11-30 21:33 0 8024
[Verilog HDL] Verilog中“=”和“<=”的区别 verilo verilog gaochy1126 2024-11-30 21:33 0 7933
[Verilog HDL] 如何写好状态机_fpga_verilog FPGA PGA verilo gaochy1126 2024-11-30 21:32 0 8158
[Verilog HDL] 状态机实例电路 gaochy1126 2024-11-30 21:32 0 7770
[Verilog HDL] 赋值运算符‘＜=‘和‘=‘ 运算符 verilo verilog gaochy1126 2024-11-30 21:31 0 7657
[Verilog HDL] 非阻塞赋值阻塞阻塞赋值 verilo gaochy1126 2024-11-30 21:30 0 7532
[Verilog HDL] 跨时钟域传输 ig 触发触发器 gaochy1126 2024-9-28 16:20 0 9914
[Verilog HDL] Verilog中的时间尺度与延迟 TI ig 11 gaochy1126 2024-9-28 16:20 0 9943
[Verilog HDL] verilog延时函数输出延时函数函数 gaochy1126 2024-9-28 16:19 0 9735
[Verilog HDL] Verilog实现小数分频时钟 ic gaochy1126 2024-9-28 16:18 0 9876
[Verilog HDL] verilog的6种延迟操作 verilog verilo 加密 gaochy1126 2024-9-28 16:18 0 10400
[Verilog HDL] 随机信号发生器Verilog 信号发生器信号 gaochy1126 2024-9-28 16:16 0 10142
[Verilog HDL] Verilog HDL仿真激励仿真 verilog verilo gaochy1126 2024-9-28 16:16 0 9860
[Verilog HDL] verilog产生时钟信号时钟信号时钟信号 gaochy1126 2024-9-28 16:14 0 9714
[Verilog HDL] 8种编译指令 SC TE UL gaochy1126 2024-9-28 16:05 0 9613
[Verilog HDL] Verilog中的时间尺度与延迟 TI ig 11 gaochy1126 2024-9-28 16:04 0 9685
[Verilog HDL] 监测变量 UL Dul 十进制 gaochy1126 2024-9-28 16:03 0 9653