【可编程Asic(FPGA、CPLD)技术交流,HDL coding style讨论,EDA软件工具使用】
本版专家: gaochy1126
今日: 1|主题: 7667|帖子: 42725 收藏 (43)
 
[Verilog HDL] CFA科普系列01|EDA工具装不上?可能不是你技术差,而是少了这两个命令 New
2025-4-27 10:26 0 34
[Verilog HDL] verilog哪本书比较好
2025-4-18 21:17 3 7662
[Verilog HDL] vhdl和verilog哪个好?
2025-4-15 20:01 2 7516
[Verilog HDL] 有限状态机
2025-4-14 21:01 2 6497
[Verilog HDL] 复杂时序逻辑电路
2025-4-12 20:46 1 6557
[Verilog HDL] 简单组合逻辑电路
2024-12-31 08:36 0 6585
[Verilog HDL] 基础逻辑门
2024-12-31 08:35 0 6561
[Verilog HDL] Verilog 语法入门
2024-12-31 08:33 0 6567
[Verilog HDL] 哪个软件写verilog体验最好?
2024-11-30 21:37 0 8310
[Verilog HDL] VHDL、Verilog和SystemVerilog的比较
2024-11-30 21:36 0 7542
[Verilog HDL] Verilog &与&&的区别
2024-11-30 21:33 0 6863
[Verilog HDL] Verilog中“=”和“<=”的区别
2024-11-30 21:33 0 6736
[Verilog HDL] 如何写好状态机_fpga_verilog
2024-11-30 21:32 0 6985
[Verilog HDL] 状态机实例
2024-11-30 21:32 0 6630
[Verilog HDL] 赋值运算符‘<=‘和‘=‘
2024-11-30 21:31 0 6520
[Verilog HDL] 非阻塞赋值
2024-11-30 21:30 0 6422
[Verilog HDL] 跨时钟域传输
2024-9-28 16:20 0 8790
[Verilog HDL] Verilog中的时间尺度与延迟
2024-9-28 16:20 0 8790
[Verilog HDL] verilog延时函数
2024-9-28 16:19 0 8582
[Verilog HDL] Verilog实现小数分频
2024-9-28 16:18 0 8711
[Verilog HDL] verilog的6种延迟操作
2024-9-28 16:18 0 9142
[Verilog HDL] 随机信号发生器Verilog
2024-9-28 16:16 0 8933
[Verilog HDL] Verilog HDL仿真激励
2024-9-28 16:16 0 8696
[Verilog HDL] verilog产生时钟信号
2024-9-28 16:14 0 8535
[Verilog HDL] 8种编译指令
2024-9-28 16:05 0 8448
[Verilog HDL] Verilog中的时间尺度与延迟
2024-9-28 16:04 0 8520
[Verilog HDL] 监测变量
2024-9-28 16:03 0 8472
[Verilog HDL] $write 用于输出、打印信息
2024-9-28 16:03 0 8621
[Verilog HDL] Verilog语言中的系统任务和系统函数
2024-9-28 16:02 0 8381
[Verilog HDL] 编译预处理
2024-9-28 16:02 0 8456
[Verilog HDL] 综合语法
2024-9-28 16:01 0 8584
[Verilog HDL] Verilog学习经验分享
2024-9-28 16:00 0 8407
[Verilog HDL] Verilog HDL
2024-9-28 15:59 0 8432
[Verilog HDL] 有限状态机
2024-1-29 21:59 0 15966
[Verilog HDL] verilog基础——always、initial
2023-11-30 20:54 0 11024
[Verilog HDL] Verilog中“=”和“<=”的区别
2023-11-30 20:52 0 11387
[Verilog HDL] 一文带你了解verilog基础语法
2023-11-30 20:51 0 11319
[Verilog HDL] Verilog HDL中位运算符、逻辑运算符和缩减运算符的区别
2023-11-30 20:50 0 11662
[Verilog HDL] verilog 中! 与 ~ 的区别
2023-11-30 20:49 0 11194
[Verilog HDL] VCS 仿真报错,请大佬帮忙看看 新人帖 attach_img
2023-10-5 23:07 0 12280
下一页 »
快速发帖
还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则