EDA 技术

【可编程Asic（FPGA、CPLD）技术交流，HDL coding style讨论，EDA软件工具使用】

本版专家: gaochy1126

今日: 0|主题: 7588|帖子: 42571 收藏 (42)

本版赏金已达 34.00元(功能说明)论坛赏金排名第 76 名

12 3 4 5 / 5 页下一页

新窗全部主题最新精华有附件最多回复最多查看零回复更多 \| 显示置顶



[Verilog HDL] 有限状态机有限状态机 gaochy1126 2024-1-29 21:59 0 5896
[Verilog HDL] verilog基础——always、initial RS ST verilo gaochy1126 2023-11-30 20:54 0 4950
[Verilog HDL] Verilog中“=”和“<=”的区别 gaochy1126 2023-11-30 20:52 0 5412
[Verilog HDL] 一文带你了解verilog基础语法 verilo verilog gaochy1126 2023-11-30 20:51 0 5346
[Verilog HDL] Verilog HDL中位运算符、逻辑运算符和缩减运算符的区别 HDL hd verilo gaochy1126 2023-11-30 20:50 0 5555
[Verilog HDL] verilog 中！与 ~ 的区别 verilo verilog gaochy1126 2023-11-30 20:49 0 5287
[Verilog HDL] VCS 仿真报错，请大佬帮忙看看 ov nova AC 装逼大师 2023-10-5 23:07 0 6550
[Verilog HDL] Verilog几个这样的写法 verilo verilog gaochy1126 2023-8-31 23:01 1 6545
[Verilog HDL] verilog中符号位的扩展问题 verilo verilog gaochy1126 2023-8-31 22:24 0 6534
[Verilog HDL] verilog，有符号数的运算 verilo verilog gaochy1126 2023-8-31 22:23 0 6716
[Verilog HDL] verilog的结构化、数据流、行为级描述方式 verilo verilog 数据流 gaochy1126 2023-8-31 22:23 0 6835
[Verilog HDL] verilog中的基本数据类型端口 verilo verilog gaochy1126 2023-8-31 22:22 0 6601
[Verilog HDL] Verilog 模块例化 verilo verilog gaochy1126 2023-8-31 22:22 0 6601
[Verilog HDL] 简单测试文件编写编写 gaochy1126 2023-7-28 18:07 1 6619
[Verilog HDL] 测试文件 gaochy1126 2023-7-28 18:05 1 6542
[Verilog HDL] 有限状态机（FSM）有限状态机 gaochy1126 2023-7-28 18:04 1 6794
[Verilog HDL] 异步复位电路复位电路异步 gaochy1126 2023-7-28 18:03 1 6640
[Verilog HDL] 两路选择器 gaochy1126 2023-7-28 18:00 1 6646
[Verilog HDL] 全加器 gaochy1126 2023-7-28 17:58 1 6569
[Verilog HDL] 多bit逻辑门 gaochy1126 2023-7-28 17:57 1 6492
[Verilog HDL] 简单组合逻辑电路电路组合逻辑电路逻辑电路 gaochy1126 2023-7-28 17:55 0 6614
[Verilog HDL] VERILOG语法之GENERATE Gen TE ge gaochy1126 2023-5-29 17:04 24 6773
[Verilog HDL] VERILOG实现串口传输UART UART verilo verilog gaochy1126 2023-5-29 17:02 32 6861
[Verilog HDL] VERILOG常见的误区 verilo verilog gaochy1126 2023-5-29 16:58 30 6836
[Verilog HDL] VERILOG重点解析 verilo verilog gaochy1126 2023-5-29 16:13 0 6534
[Verilog HDL] ALWAYS语句电路 verilog verilo gaochy1126 2023-5-29 16:12 0 6301
[Verilog HDL] INOUT的使用 inout gaochy1126 2023-5-29 16:11 0 6428
[Verilog HDL] 编程规范——RESET Reset se 编程 gaochy1126 2023-5-29 16:10 0 6390
[Verilog HDL] FUNCTION —— VERILOG的函数 IO TI function gaochy1126 2023-5-29 16:09 0 6474
[Verilog HDL] 按键消抖边缘检测如图抖动 gaochy1126 2023-5-29 15:10 2 6565
[Verilog HDL] VERILOG寄存器 verilo verilog gaochy1126 2023-5-29 14:58 1 6235
[Verilog HDL] VERILOG实现异步FIFO FIFO verilo verilog gaochy1126 2023-5-29 14:55 1 6246
[Verilog HDL] VERILOG分配语句 verilo verilog gaochy1126 2023-5-29 14:53 1 6288
[Verilog HDL] Verilog设计的可综合性与问题分析 verilo verilog gaochy1126 2023-5-29 14:49 3 6557
[Verilog HDL] VERILOG 除法器 verilo verilog 除法器 gaochy1126 2023-5-29 14:40 0 6282
[Verilog HDL] VERILOG基础知识 verilo verilog 基础知识 gaochy1126 2023-5-29 14:38 3 6318
[Verilog HDL] verilog的signed类型有哪些? verilo verilog gaochy1126 2023-5-29 14:35 1 6233
[Verilog HDL] VERILOG 可综合和不可综合的理解 verilo verilog gaochy1126 2023-5-29 14:32 0 6425
[Verilog HDL] 关于wire使用的一些小知识 Wire gaochy1126 2023-3-18 12:59 0 6461
[Verilog HDL] Verilog中wire与reg类型学习 Wire verilo verilog gaochy1126 2023-3-18 12:56 0 6494