【可编程Asic(FPGA、CPLD)技术交流,HDL coding style讨论,EDA软件工具使用】
本版专家: gaochy1126
今日: 1|主题: 7587|帖子: 42569 收藏 (42)
 
[Verilog HDL] 有限状态机
2024-1-29 21:59 0 4705
[Verilog HDL] verilog基础——always、initial
2023-11-30 20:54 0 3827
[Verilog HDL] Verilog中“=”和“<=”的区别
2023-11-30 20:52 0 3724
[Verilog HDL] 一文带你了解verilog基础语法
2023-11-30 20:51 0 3895
[Verilog HDL] Verilog HDL中位运算符、逻辑运算符和缩减运算符的区别
2023-11-30 20:50 0 3733
[Verilog HDL] verilog 中! 与 ~ 的区别
2023-11-30 20:49 0 3673
[Verilog HDL] VCS 仿真报错,请大佬帮忙看看 新人帖 attach_img
2023-10-5 23:07 0 5050
[Verilog HDL] Verilog几个这样的写法
2023-8-31 23:01 1 5064
[Verilog HDL] verilog中符号位的扩展问题
2023-8-31 22:24 0 5053
[Verilog HDL] verilog,有符号数的运算
2023-8-31 22:23 0 4967
[Verilog HDL] verilog的结构化、数据流、行为级描述方式
2023-8-31 22:23 0 5031
[Verilog HDL] verilog中的基本数据类型
2023-8-31 22:22 0 4954
[Verilog HDL] Verilog 模块例化
2023-8-31 22:22 0 4928
[Verilog HDL] 简单测试文件编写
2023-7-28 18:07 1 5107
[Verilog HDL] 测试文件
2023-7-28 18:05 1 5090
[Verilog HDL] 有限状态机(FSM)
2023-7-28 18:04 1 4996
[Verilog HDL] 异步复位电路
2023-7-28 18:03 1 4970
[Verilog HDL] 两路选择器
2023-7-28 18:00 1 4955
[Verilog HDL] 全加器
2023-7-28 17:58 1 4941
[Verilog HDL] 多bit逻辑门
2023-7-28 17:57 1 4882
[Verilog HDL] 简单组合逻辑电路
2023-7-28 17:55 0 4953
[Verilog HDL] VERILOG语法之GENERATE
2023-5-29 17:04 24 5137
[Verilog HDL] VERILOG实现串口传输UART
2023-5-29 17:02 32 5192
[Verilog HDL] VERILOG常见的误区
2023-5-29 16:58 30 5198
[Verilog HDL] VERILOG重点解析
2023-5-29 16:13 0 5049
[Verilog HDL] ALWAYS语句
2023-5-29 16:12 0 4902
[Verilog HDL] INOUT的使用
2023-5-29 16:11 0 4856
[Verilog HDL] 编程规范——RESET
2023-5-29 16:10 0 4803
[Verilog HDL] FUNCTION —— VERILOG的函数
2023-5-29 16:09 0 4975
[Verilog HDL] 按键消抖
2023-5-29 15:10 2 4957
[Verilog HDL] VERILOG寄存器
2023-5-29 14:58 1 4812
[Verilog HDL] VERILOG实现异步FIFO
2023-5-29 14:55 1 4883
[Verilog HDL] VERILOG分配语句
2023-5-29 14:53 1 4850
[Verilog HDL] Verilog设计的可综合性与问题分析
2023-5-29 14:49 3 4877
[Verilog HDL] VERILOG 除法器
2023-5-29 14:40 0 4853
[Verilog HDL] VERILOG基础知识
2023-5-29 14:38 3 4878
[Verilog HDL] verilog的signed类型有哪些?
2023-5-29 14:35 1 4827
[Verilog HDL] VERILOG 可综合和不可综合的理解 attach_img
2023-5-29 14:32 0 4928
[Verilog HDL] 关于wire使用的一些小知识
2023-3-18 12:59 0 5076
[Verilog HDL] Verilog中wire与reg类型学习
2023-3-18 12:56 0 5059
下一页 »
快速发帖
还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则