打印
[Verilog HDL]

verilog的6种延迟操作

[复制链接]
3676|0
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
gaochy1126|  楼主 | 2024-9-28 16:18 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
(1)定义
顾名思义,就是FPGA语句的延迟问题。在这里,有三种赋值方式:连续赋值、阻塞赋值、非阻塞赋值;有两种延迟方式:正规延迟、内定延迟。两者相乘则共有6种方式延迟。

(2)延迟种类
2.1 连续赋值
2.1.1 正规延迟
1)代码

assign #5 C = A +B。

2)波形图

在 T 时刻执行到该语句时,等待 5 个时间单位,然后计算等号右边的值赋给 C,5个时刻后C的值是T+5 时刻 A、B 的值。

注意,若在等待过程中 A、 B 的值发生变化再次触发 assign 块,根据 assign块的门级时序模型特点,仿真器会撤销先前的等待事件,然后重新执行语句。但当变化脉冲小于 5 个时间单位时,等待事件会被撤销,该脉冲将不起作用。(这里的图使用的是别的博主的图,侵权删)


2.1.2 内定延迟
1)代码

assign C = #5 A +B。

2)波形图

在 T 时刻执行到该语句时,计算等号右边的值,等待 5 个时间单位后赋给 C。使用的 A 、B 的值是 T 时刻的值。

若在等待过程中 A 、B 的值发生变化再次触发 assign块,根据 assign块的门级时序模型特点,仿真器会撤销先前的等待事件,然后重新执行语句。

但当变化脉冲小于 5 个时间单位时,等待事件会被撤销,该脉冲将不起作用。该种方式有**属性,与连续赋值原则不符,为非法语句,编译不能通过。

2.2 阻塞赋值
2.2.1 正规延迟
1)代码

always @(*) #5 C = A +B;

2)波形图

在 T 时刻执行到该语句时,等待5个时间单位,然后计算等号右边的值阻塞赋给 C。使用的 A B 的值是 T+5 时刻的值。

注意,若在等待过程中 A 、B 的值发生变化再次触发 always 块,根据 always块的过程时序模型特点,此时还在等待过程,always 语句还未执行结束,不会开始新一轮的事件,仿真器不会对敏感列表反应。仿真器会忽略延迟时间段的数据变化。(这里的图使用的是别的博主的图,侵权删)


2.2.2 内定延迟
1)代码

always @(*) C = #5 A +B;

2)波形图

在 T 时刻执行到该语句时,计算等号右边的值,等待 5 个时间单位后赋给 C。使用的 A、 B 的值是 T 时刻的值。

若在等待过程中 A、B 的值发生变化再次触发 always块,根据 always块的过程时序模型特点,由于赋值方式为阻塞赋值,此时 always 语句还未执行结束,不会开始新一轮的事件,仿真器不会对敏感列表反应。仿真器忽略延迟时间段的数据变化。

2.3 非阻塞赋值
2.3.1 正规延迟
1)代码

always @(*) #5 C <= A +B;

2)波形图

在 T 时刻执行到该语句时,等待 5 个时间单位,然后计算等号右边的值阻塞赋给 C。使用的 A、B 的值是 T+5 时刻的值。

若在等待过程中 A B 的值发生变化再次触发 always块,根据 always块的过程时序模型特点,此时还在等待过程,always 语句还未执行结束,不会开始新一轮的事件,仿真器不会对敏感列表反应。仿真器忽略延迟时间段的数据变化。

2.3.2 内定延迟
1)代码

always @(*) C <= #5 A +B;

2)波形图

在 T 时刻执行到该语句时,计算等号右边的值,等待 5 个时间单位后赋给 C。使用的 A、B 的值是 T 时刻的值。

若在等待过程中 A B 的值发生变化再次触发 always块,根据 always块的过程时序模型特点,由于赋值方式为非阻塞赋值,将赋值事件放进事件队列后,always 语句执行结束,等待下一次的触发,触发来到时开始新一轮的事件。同时,仿真器接受延迟时间段的数据变化,输入的变化延迟会全部反应在输出上。

使用特权

评论回复

相关帖子

发新帖 我要提问
您需要登录后才可以回帖 登录 | 注册

本版积分规则

个人签名:这个社会混好的两种人:一是有权有势,二是没脸没皮的。

1061

主题

11320

帖子

26

粉丝