EDA 技术

今日: 0|主题: 7709|帖子: 42939 收藏 (43)

1 ... 2 3 4 5 678 9 10 11 ... 62 / 62 页下一页

新窗全部主题最新精华有附件最多回复最多查看零回复更多 \| 显示置顶


[FPGA] vivado综合常见报错 AD vi gaochy1126 2021-12-31 19:16 0 2492
[FPGA] Modelsim独立仿真Vivado Clocking Wizard IP Core AC AD ar gaochy1126 2021-12-31 19:15 0 2617
[FPGA] Tcl在Vivado中的使用 AD tc vi gaochy1126 2021-12-31 19:14 0 3132
[FPGA] Vivado下如何阅读时序报告 AD vi gaochy1126 2021-12-31 19:12 0 2416
[FPGA] HDL/XDC中设置综合属性 AD dc hd gaochy1126 2021-12-31 19:12 0 2519
[FPGA] Vivado下载很慢的解决办法 AD vi gaochy1126 2021-12-31 19:03 0 4203
[FPGA] Quartus和Vivado简单教程转 AD ar vi gaochy1126 2021-12-30 23:59 0 3485
[multisim] roteus8.6学单片机系列-工程建立 AD TE 单片机 gaochy1126 2021-12-30 23:55 0 2579
[multisim] Multisim电路仿真 TI multisim 电路仿真 gaochy1126 2021-12-30 23:53 0 2888
[multisim] Multisim仿真入门教程 TI multisim仿真 AC gaochy1126 2021-12-30 23:51 0 2574
[multisim] 抬升电压被放大怎么办 AC 电压仿真 2287312853 2021-11-29 21:14 0 3192
Allegro 快捷键设置（二）快捷键 ALLEGRO ck gaochy1126 2021-11-28 20:52 0 3722
[FPGA] 设置allegro的快捷键快捷键 ALLEGRO se gaochy1126 2021-11-28 20:52 0 3386
[FPGA] Vivado固化至SPI Flash AD pi vi gaochy1126 2021-11-28 20:39 0 3182
[FPGA] vivado烧写bin文件到flash 中 AD vi gaochy1126 2021-11-28 20:38 0 2888
[FPGA] 几款开源RISC-V处理器 AC 开源 RISC-V处理器 gaochy1126 2021-11-28 20:31 0 3256
[FPGA] 要让RISC-V跑起来究竟需要多大的FPGA？ FPGA RISC-V TE gaochy1126 2021-11-28 20:29 0 3274
[ISE] 关于ISE与win8和win10不兼容性解决办法 cw se win8 gaochy1126 2021-11-28 20:21 0 2902
[ISE] ISE14.7下载链接 progra se ISE14.7 gaochy1126 2021-11-28 20:19 0 2729
[multisim] 四层板的拼版方法 AC PCB pc gaochy1126 2021-11-28 20:03 0 3025
[protel] Altium Designer之拼板设计笔记转 AC TI ig gaochy1126 2021-11-28 20:00 0 3744
[cadence] cadence导入网表出现大量警告问题 cadence ni warning 1057265189 2021-11-3 09:28 0 4746
[FPGA] 3分钟快速认识Zynq开发 zynq sd ps gaochy1126 2021-10-30 18:23 0 5625
[FPGA] ZYNQ的启动原理和配置 zynq ROM ps gaochy1126 2021-10-30 18:22 0 4852
[FPGA] Zynq之uart软件配置 ar UART 软件 gaochy1126 2021-10-30 18:22 0 4510
[FPGA] IIC驱动 IIC驱动 ev gaochy1126 2021-10-30 18:21 0 4559
[FPGA] 通过 XDC 使用数据初始化 Block RAM dc ck gaochy1126 2021-10-30 18:18 0 4525
使用ALLEGRO SI仿真时的警告怎么消除 zslw 2021-10-27 16:13 0 6106
[FPGA] proteus的问题 Proteus TE proteu 比神乐 2021-10-25 09:50 0 4972
[FPGA] Zynq上IIC驱动 IIC驱动 zynq gaochy1126 2021-10-23 20:56 0 5505
[ISE] 增量编译（Incremental Compile）提高Vivado编译效率 Vivado Compile 编译 gaochy1126 2021-10-23 20:49 0 5657
[FPGA] 使用Vivado IDE IDE Vivado AC gaochy1126 2021-10-23 20:49 0 5662
[FPGA] max_fanout命令的正确打开方式 AN 网络 TE gaochy1126 2021-10-23 20:43 0 5724
[FPGA] 如何在批模式下运行 Vivado 仿真器？仿真器 Vivado SIM gaochy1126 2021-10-23 20:42 0 5678
[ISE] Vivado中Debug的操作方式 BUG Vivado AC gaochy1126 2021-10-23 20:05 0 5528
[FPGA] IO延时约束转 IO ck se gaochy1126 2021-10-23 20:03 0 5172
proteus Proteus TE proteu luzhg0338 2021-10-3 20:34 0 7408
[ISE] vivado广泛使用，ISE已过时？转 se Vivado FPGA gaochy1126 2021-9-28 15:20 0 9815
[cadence] 入门小问题 CAD cadence zhangkaixiangAJ 2021-8-30 10:06 0 10703
[protel] PCB中敷铜时GND引脚与过孔的设置引脚 PCB AD gaochy1126 2021-8-24 20:48 0 13410