EDA 技术

今日: 0|主题: 7825|帖子: 43894

1 ... 2 3 4 5 678 9 10 11 ... 196 / 196 页下一页

新窗全部主题最新精华有附件最多回复最多查看零回复更多 \| 显示置顶


[Verilog HDL] Verilog 循环语句 verilo gaochy1126 2022-8-30 21:45 0 2485
[Verilog HDL] verilog的testbench ST TE TEST gaochy1126 2022-8-30 21:45 0 2732
[FPGA] Testbench文件 ST TE TEST gaochy1126 2022-8-30 21:44 0 2628
[CPLD] Altium Designer 常用快捷键 TI ig gaochy1126 2022-8-30 21:36 0 2624
python文件打包成exe可执行文件 pytho python ST gaochy1126 2022-8-25 14:43 0 2973
[FPGA] PCB应力应变测试分析---IPC-9704基础 straingagues 2022-7-9 14:46 0 3803
[Allegro] ALLEGRO 焊盘设计器菜单流程 gaochy1126 2022-6-30 20:39 0 2824
[protel] 导入导出DXF文件 gaochy1126 2022-6-30 20:35 0 3232
[protel] pcb如何更新封装 pc gaochy1126 2022-6-30 16:54 0 2825
[Allegro] Allegro软件中设置渐变线 gaochy1126 2022-6-30 16:02 0 3536
[cadence] Cadence Allegro如何铜皮进行外扩和内缩 AD ce gaochy1126 2022-6-30 15:47 0 2784
[cadence] orcad与Cadence Allegro的交互式操作 AD ce rc gaochy1126 2022-6-30 15:44 0 2427
[cadence] 产生Cadence Allegro的第三方网表 AD ce gaochy1126 2022-6-30 15:43 0 2670
[cadence] Cadence allegro16.5的使用技巧总结 AD Allegro16 ce gaochy1126 2022-6-30 15:42 0 2843
[cadence] Cadence allegro与Altium等软件的区别比较分析 AD TI ce gaochy1126 2022-6-29 17:37 0 3108
解决AndroidStudio编译工程长时间卡在Gradle:Build model问题 AD AN IO gaochy1126 2022-6-7 23:21 0 3296
[protel] PCB过孔盖油和过孔开窗的区别 pc gaochy1126 2022-5-31 21:30 0 3170
[protel] protel 过孔（VIA）, 焊盘（pad）,钻孔区别 AD PA Prote gaochy1126 2022-5-31 21:29 0 3101
[cadence] Pspice仿真报错求助潇洒毛 2022-5-21 17:05 0 3048
[protel] 元器件的间距与安装尺寸元器件引脚设计 gaochy1126 2022-4-30 19:56 0 3645
[protel] 元件的布局元件器件元器件 gaochy1126 2022-4-30 19:55 0 3294
[protel] 使用Protel99打印PCB图的技巧 Prote TE pc gaochy1126 2022-4-30 19:54 0 3496
[protel] PROTEL的常用快捷键 Prote TE 快捷键 gaochy1126 2022-4-30 19:54 0 4814
[protel] 如何在PCB文件中添加汉字和图形 PCB文件 pc TE gaochy1126 2022-4-30 19:54 0 3393
[protel] Altium Designer / Protel 发展历程 Prote TE TI gaochy1126 2022-4-30 19:52 0 5031
[cadence] allegro中10mil过孔 ALLEGRO TE se gaochy1126 2022-4-30 19:30 0 3671
[FPGA] EDA软件国内外发展情况调研 EDA EDA软件 EDA设计爱电子的哥哥 2022-4-30 10:00 0 5970
[Verilog HDL] 怎样理解Verilog中的assign？ ig verilo gaochy1126 2022-3-31 23:18 0 3553
[Verilog HDL] 学习Verilog的三个阶段转发 verilo gaochy1126 2022-3-31 23:17 0 3753
[FPGA] Testbench的编写与应用 ST TE TEST gaochy1126 2022-3-31 23:16 0 3584
[FPGA] Verilog语法入门 verilo gaochy1126 2022-3-31 23:15 0 3669
[FPGA] quartusii各种仿真概念 ar gaochy1126 2022-3-31 23:12 0 3409
[FPGA] Quartus II辅助工具_RTL Viewer使用方法 ar vi gaochy1126 2022-3-31 23:04 0 7010
[FPGA] FPGA（UART） ar gaochy1126 2022-3-31 22:52 0 2746
[cadence] 原理图绘制沐阳子 2022-3-10 14:57 0 2498
[Verilog HDL] verilog中assign和always@()的区别和值得注意 gaochy1126 2022-2-27 18:11* 0 2948
[Verilog HDL] Verilog的几个简单语法 AD verilo gaochy1126 2022-2-27 18:10 0 3025
使用assign还是always ig gaochy1126 2022-2-27 18:04 0 2992
[Verilog HDL] Verilog指令_assign用法 ig verilo gaochy1126 2022-2-27 18:04 0 3075
[Quartus] Quartus II的管脚分配 ar gaochy1126 2022-2-27 15:33 0 4115

1 ... 2 3 4 5 678 9 10 11 ... 196 / 196 页下一页

今日: 0|主题: 7825|帖子: 43894

快速发帖

浏览过的版块