EDA 技术

今日: 0|主题: 7656|帖子: 42676 收藏 (42)

新窗全部主题最新精华有附件最多回复最多查看零回复更多 \| 显示置顶


[Verilog HDL] verilog for循环的使用 FOR FOR循环 verilo gaochy1126 2023-1-31 21:50 0 2582
[Verilog HDL] verilog写的LCD1602 显示 CD LCD LCD1602 gaochy1126 2023-1-31 21:48 0 2499
[Verilog HDL] SPI总线的verilog实现 SPI总线 pi gaochy1126 2023-1-31 21:46 0 2648
[Verilog HDL] IIC的Verilog实现 ic iic verilo gaochy1126 2023-1-31 21:46 0 1444
[protel] PCB规则检查的报错 PCB pc gaochy1126 2023-1-31 21:43 0 1511
[protel] PCB板铺铜规则 PCB pc pcb板 gaochy1126 2023-1-31 21:37 0 1375
[protel] 将AD绘制的PCB/原理图文件导入到立创EDA AD EDA PCB gaochy1126 2023-1-31 21:30 0 3291
[Verilog HDL] Verilog入门教材推荐 verilo verilog gaochy1126 2023-1-31 21:12 0 1367
[Verilog HDL] Verilog HDL和VHDL的区别 HDL VHDL hd gaochy1126 2023-1-31 21:03 0 1665
[cadence] OrCAD Capture使用小技巧 AD CAD CAPTURE 王小琪 2023-1-10 15:27 0 3016
[Allegro] 使用Allegro的一些小技巧 ALLEGRO 王小琪 2023-1-10 15:09 0 1450
[ISE] Vivado常见问题集锦 Wire 信号数据类型 gaochy1126 2022-12-29 22:04 0 1499
[Verilog HDL] VERILOG分配语句 verilo verilog gaochy1126 2022-12-29 22:01 0 1393
[Verilog HDL] 2-4线译码器译码译码器 gaochy1126 2022-12-29 21:59 0 1499
[Verilog HDL] SR触发器触发触发器 gaochy1126 2022-12-29 21:56 0 1499
[FPGA] Altium Designer 加*方法 Altium Design Designe gaochy1126 2022-12-29 20:52* 0 1198
[cadence] Cadence LVS检查配置文件错误 AD CAD cadence gaochy1126 2022-12-29 20:26 0 1560
[protel] 关于AD9各种布线总结 AD gaochy1126 2022-9-30 16:35 0 1974
[PADS] 原理图左下角有很多封装名称堆积 AD PA littleming1028 2022-9-14 00:49 0 2208
[ISE] ISE14.7兼容性问题解决方案 se gaochy1126 2022-8-31 22:11 0 2463
[ISE] Vivado和ISE设计流程比较 AD se vi gaochy1126 2022-8-31 22:07 0 2277
[FPGA] Xilinx的Vivado与ISE区别 AD se vi gaochy1126 2022-8-31 22:07 0 2443
[protel] PADS打开PCB文件时出现提示：发生严重的运行时错误 AD PA PCB文件 gaochy1126 2022-8-31 22:04 0 2735
[protel] PADS转AD的格式以及错误处理 AD PA gaochy1126 2022-8-31 22:03 0 2406
[protel] 如何用PADS打开AD的PCB文件 AD PA PCB文件 gaochy1126 2022-8-31 22:02 0 2418
[protel] PADS工程文件导入AD AD PA gaochy1126 2022-8-31 22:02 0 2290
[protel] 将Eagle电路图格式转换成Altium Designer格式 TI ig gaochy1126 2022-8-31 22:01 0 2463
[protel] eagle打开的brd和sch转换为AD打开的原理图和PCB AD pc gaochy1126 2022-8-31 22:00 0 2224
[Verilog HDL] Verilog 中 task的使用方法 verilo gaochy1126 2022-8-30 21:46 0 2269
[Verilog HDL] Verilog 循环语句 verilo gaochy1126 2022-8-30 21:45 0 2225
[Verilog HDL] verilog的testbench ST TE TEST gaochy1126 2022-8-30 21:45 0 2313
[FPGA] Testbench文件 ST TE TEST gaochy1126 2022-8-30 21:44 0 2314
[CPLD] Altium Designer 常用快捷键 TI ig gaochy1126 2022-8-30 21:36 0 2158
python文件打包成exe可执行文件 pytho python ST gaochy1126 2022-8-25 14:43 0 2468
[FPGA] PCB应力应变测试分析---IPC-9704基础 straingagues 2022-7-9 14:46 0 2986
[Allegro] ALLEGRO 焊盘设计器菜单流程 gaochy1126 2022-6-30 20:39 0 2592
[protel] 导入导出DXF文件 gaochy1126 2022-6-30 20:35 0 2674
[protel] pcb如何更新封装 pc gaochy1126 2022-6-30 16:54 0 2519
[Allegro] Allegro软件中设置渐变线 gaochy1126 2022-6-30 16:02 0 3114
[cadence] Cadence Allegro如何铜皮进行外扩和内缩 AD ce gaochy1126 2022-6-30 15:47 0 2198