EDA 技术

今日: 0|主题: 7730|帖子: 43131

新窗全部主题最新精华有附件最多回复最多查看零回复更多 \| 显示置顶


[Verilog HDL] verilog的结构化、数据流、行为级描述方式 verilo verilog 数据流 gaochy1126 2023-8-31 22:23 0 12497
[Verilog HDL] verilog中的基本数据类型端口 verilo verilog gaochy1126 2023-8-31 22:22 0 12163
[Verilog HDL] Verilog 模块例化 verilo verilog gaochy1126 2023-8-31 22:22 0 12167
[Verilog HDL] 简单组合逻辑电路电路组合逻辑电路逻辑电路 gaochy1126 2023-7-28 17:55 0 10778
[protel] Altium Designer 原理图和PCB ECO 设置、电气规则检查、以及规则DRC错误排查？ Altium Design Designe QWE4562009 2023-7-21 16:30 0 10556
Altium Designer PG画铜皮 Altium Design Designe QWE4562009 2023-7-21 16:09 0 10433
[protel] 板框的定义 Design designer ig gaochy1126 2023-5-29 16:17 0 11421
[Verilog HDL] VERILOG重点解析 verilo verilog gaochy1126 2023-5-29 16:13 0 10834
[Verilog HDL] ALWAYS语句电路 verilog verilo gaochy1126 2023-5-29 16:12 0 9919
[Verilog HDL] INOUT的使用 inout gaochy1126 2023-5-29 16:11 0 10383
[Verilog HDL] 编程规范——RESET Reset se 编程 gaochy1126 2023-5-29 16:10 0 10083
[Verilog HDL] FUNCTION —— VERILOG的函数 IO TI function gaochy1126 2023-5-29 16:09 0 10318
[Verilog HDL] VERILOG 除法器 verilo verilog 除法器 gaochy1126 2023-5-29 14:40 0 9598
[Verilog HDL] VERILOG 可综合和不可综合的理解 verilo verilog gaochy1126 2023-5-29 14:32 0 8671
[cadence] 求教orcad网表导出的一个问题 AD CAD OrCAD lpflfd 2023-5-28 22:18 0 9076
quartus综合时只将部分子模块中的乘法器用DSP实现 DSP实现 UL 胖子周二狗 2023-4-19 14:18 0 8792
[protel] ad19电气规则检查 AD ad19 电气 gaochy1126 2023-3-18 16:21 0 8735
[protel] PCB的泪滴化 PCB pc gaochy1126 2023-3-18 16:17 0 8472
[protel] Altium Designer系列：添加泪滴 Altium Design Designe gaochy1126 2023-3-18 16:15 0 8510
[protel] Altium Designer中等长线的一种典型画法 Altium Design Designe gaochy1126 2023-3-18 16:11 0 8636
[protel] Altium Designer软件绘制等长走线 Design des 软件 gaochy1126 2023-3-18 15:10 0 9021
[Verilog HDL] 关于wire使用的一些小知识 Wire gaochy1126 2023-3-18 12:59 0 8414
[Verilog HDL] Verilog中wire与reg类型学习 Wire verilo verilog gaochy1126 2023-3-18 12:56 0 8580
[Verilog HDL] Verilog基本语法之wire和reg Wire verilo verilog gaochy1126 2023-3-18 12:55 0 8574
[protel] Altium Designer常用快捷键 Altium Design Designe gaochy1126 2023-3-14 15:43 0 7274
[protel] 如何把立创EDA上导出的原理图和封装导入AD的元件库 AD EDA 元件 gaochy1126 2023-3-14 15:28 0 8399
[Quartus] Quartus II中的Waring UART gaochy1126 2023-2-28 22:35 0 6380
[Quartus] 如何在Quartus II中设置Virtual pin UART Virtual gaochy1126 2023-2-28 22:30 0 4477
[Quartus] 设置 Quartus II 的仿真时间大于 1us UART 仿真 gaochy1126 2023-2-28 22:29 0 4524
[Quartus] QUATURSII中如何与UE关联 RS gaochy1126 2023-2-28 22:05 0 2846
pads pcb元件封装设置高度 MM 如图蜂鸣器 vitohu 2023-2-21 17:58 0 2805
[Verilog HDL] Verilog自学时序触发器 AC gaochy1126 2023-2-18 15:50 0 2928
[Verilog HDL] 关于Verilog中begin···end语句执行顺序时序逻辑时序阻塞赋值 gaochy1126 2023-2-18 15:45 0 2661
[Verilog HDL] verilog去除毛刺的方法 ST 硬件信号 gaochy1126 2023-2-18 15:39 0 2617
[Verilog HDL] verilog中的毛刺产生 se ST GS gaochy1126 2023-2-18 14:55 0 2631
[Verilog HDL] Verilog中毛刺问题时钟电平 gaochy1126 2023-2-18 14:45 0 2696
[cadence] 坐标北京，寻找兼职PCB设计 xinzhongyun 2023-2-15 23:47 0 2504
always语句 gaochy1126 2023-1-31 21:53 0 2745
[Verilog HDL] Verilog中的initial块 TI initial ni gaochy1126 2023-1-31 21:51 0 2704
[Verilog HDL] verilog for循环的使用 FOR FOR循环 verilo gaochy1126 2023-1-31 21:50 0 2777

1 2 345 6 7 8 9 10 ... 194 / 194 页下一页

今日: 0|主题: 7730|帖子: 43131

快速发帖