EDA 技术

今日: 0|主题: 7696|帖子: 42847 收藏 (43)

新窗全部主题最新精华有附件最多回复最多查看零回复更多 \| 显示置顶


[protel] Altium Designer中等长线的一种典型画法 Altium Design Designe gaochy1126 2023-3-18 16:11 0 8533
[protel] Altium Designer软件绘制等长走线 Design des 软件 gaochy1126 2023-3-18 15:10 0 8849
[Verilog HDL] 关于wire使用的一些小知识 Wire gaochy1126 2023-3-18 12:59 0 8354
[Verilog HDL] Verilog中wire与reg类型学习 Wire verilo verilog gaochy1126 2023-3-18 12:56 0 8465
[Verilog HDL] Verilog基本语法之wire和reg Wire verilo verilog gaochy1126 2023-3-18 12:55 0 8521
[protel] Altium Designer常用快捷键 Altium Design Designe gaochy1126 2023-3-14 15:43 0 7214
[protel] 如何把立创EDA上导出的原理图和封装导入AD的元件库 AD EDA 元件 gaochy1126 2023-3-14 15:28 0 8177
[Quartus] Quartus II中的Waring UART gaochy1126 2023-2-28 22:35 0 6331
[Quartus] 如何在Quartus II中设置Virtual pin UART Virtual gaochy1126 2023-2-28 22:30 0 4416
[Quartus] 设置 Quartus II 的仿真时间大于 1us UART 仿真 gaochy1126 2023-2-28 22:29 0 4414
[Quartus] QUATURSII中如何与UE关联 RS gaochy1126 2023-2-28 22:05 0 2815
pads pcb元件封装设置高度 MM 如图蜂鸣器 vitohu 2023-2-21 17:58 0 2767
[Verilog HDL] Verilog自学时序触发器 AC gaochy1126 2023-2-18 15:50 0 2859
[Verilog HDL] 关于Verilog中begin···end语句执行顺序时序逻辑时序阻塞赋值 gaochy1126 2023-2-18 15:45 0 2611
[Verilog HDL] verilog去除毛刺的方法 ST 硬件信号 gaochy1126 2023-2-18 15:39 0 2543
[Verilog HDL] verilog中的毛刺产生 se ST GS gaochy1126 2023-2-18 14:55 0 2583
[Verilog HDL] Verilog中毛刺问题时钟电平 gaochy1126 2023-2-18 14:45 0 2632
[cadence] 坐标北京，寻找兼职PCB设计 xinzhongyun 2023-2-15 23:47 0 2461
always语句 gaochy1126 2023-1-31 21:53 0 2695
[Verilog HDL] Verilog中的initial块 TI initial ni gaochy1126 2023-1-31 21:51 0 2651
[Verilog HDL] verilog for循环的使用 FOR FOR循环 verilo gaochy1126 2023-1-31 21:50 0 2722
[Verilog HDL] verilog写的LCD1602 显示 CD LCD LCD1602 gaochy1126 2023-1-31 21:48 0 2577
[Verilog HDL] SPI总线的verilog实现 SPI总线 pi gaochy1126 2023-1-31 21:46 0 2733
[Verilog HDL] IIC的Verilog实现 ic iic verilo gaochy1126 2023-1-31 21:46 0 1510
[protel] PCB规则检查的报错 PCB pc gaochy1126 2023-1-31 21:43 0 1614
[protel] PCB板铺铜规则 PCB pc pcb板 gaochy1126 2023-1-31 21:37 0 1525
[protel] 将AD绘制的PCB/原理图文件导入到立创EDA AD EDA PCB gaochy1126 2023-1-31 21:30 0 4314
[Verilog HDL] Verilog入门教材推荐 verilo verilog gaochy1126 2023-1-31 21:12 0 1562
[Verilog HDL] Verilog HDL和VHDL的区别 HDL VHDL hd gaochy1126 2023-1-31 21:03 0 1875
[cadence] OrCAD Capture使用小技巧 AD CAD CAPTURE 王小琪 2023-1-10 15:27 0 4056
[Allegro] 使用Allegro的一些小技巧 ALLEGRO 王小琪 2023-1-10 15:09 0 1662
[ISE] Vivado常见问题集锦 Wire 信号数据类型 gaochy1126 2022-12-29 22:04 0 1614
[Verilog HDL] VERILOG分配语句 verilo verilog gaochy1126 2022-12-29 22:01 0 1441
[Verilog HDL] 2-4线译码器译码译码器 gaochy1126 2022-12-29 21:59 0 1596
[Verilog HDL] SR触发器触发触发器 gaochy1126 2022-12-29 21:56 0 1538
[FPGA] Altium Designer 加*方法 Altium Design Designe gaochy1126 2022-12-29 20:52* 0 1274
[cadence] Cadence LVS检查配置文件错误 AD CAD cadence gaochy1126 2022-12-29 20:26 0 1718
[protel] 关于AD9各种布线总结 AD gaochy1126 2022-9-30 16:35 0 2063
[PADS] 原理图左下角有很多封装名称堆积 AD PA littleming1028 2022-9-14 00:49 0 2259
[ISE] ISE14.7兼容性问题解决方案 se gaochy1126 2022-8-31 22:11 0 2650