EDA 技术

今日: 0|主题: 7709|帖子: 42939 收藏 (43)

新窗全部主题最新精华有附件最多回复最多查看零回复更多 \| 显示置顶


[Verilog HDL] FUNCTION —— VERILOG的函数 IO TI function gaochy1126 2023-5-29 16:09 0 10247
[Verilog HDL] VERILOG 除法器 verilo verilog 除法器 gaochy1126 2023-5-29 14:40 0 9556
[Verilog HDL] VERILOG 可综合和不可综合的理解 verilo verilog gaochy1126 2023-5-29 14:32 0 8627
[cadence] 求教orcad网表导出的一个问题 AD CAD OrCAD lpflfd 2023-5-28 22:18 0 8982
quartus综合时只将部分子模块中的乘法器用DSP实现 DSP实现 UL 胖子周二狗 2023-4-19 14:18 0 8752
[protel] ad19电气规则检查 AD ad19 电气 gaochy1126 2023-3-18 16:21 0 8657
[protel] PCB的泪滴化 PCB pc gaochy1126 2023-3-18 16:17 0 8441
[protel] Altium Designer系列：添加泪滴 Altium Design Designe gaochy1126 2023-3-18 16:15 0 8465
[protel] Altium Designer中等长线的一种典型画法 Altium Design Designe gaochy1126 2023-3-18 16:11 0 8567
[protel] Altium Designer软件绘制等长走线 Design des 软件 gaochy1126 2023-3-18 15:10 0 8917
[Verilog HDL] 关于wire使用的一些小知识 Wire gaochy1126 2023-3-18 12:59 0 8374
[Verilog HDL] Verilog中wire与reg类型学习 Wire verilo verilog gaochy1126 2023-3-18 12:56 0 8504
[Verilog HDL] Verilog基本语法之wire和reg Wire verilo verilog gaochy1126 2023-3-18 12:55 0 8536
[protel] Altium Designer常用快捷键 Altium Design Designe gaochy1126 2023-3-14 15:43 0 7231
[protel] 如何把立创EDA上导出的原理图和封装导入AD的元件库 AD EDA 元件 gaochy1126 2023-3-14 15:28 0 8265
[Quartus] Quartus II中的Waring UART gaochy1126 2023-2-28 22:35 0 6345
[Quartus] 如何在Quartus II中设置Virtual pin UART Virtual gaochy1126 2023-2-28 22:30 0 4436
[Quartus] 设置 Quartus II 的仿真时间大于 1us UART 仿真 gaochy1126 2023-2-28 22:29 0 4459
[Quartus] QUATURSII中如何与UE关联 RS gaochy1126 2023-2-28 22:05 0 2820
pads pcb元件封装设置高度 MM 如图蜂鸣器 vitohu 2023-2-21 17:58 0 2777
[Verilog HDL] Verilog自学时序触发器 AC gaochy1126 2023-2-18 15:50 0 2885
[Verilog HDL] 关于Verilog中begin···end语句执行顺序时序逻辑时序阻塞赋值 gaochy1126 2023-2-18 15:45 0 2627
[Verilog HDL] verilog去除毛刺的方法 ST 硬件信号 gaochy1126 2023-2-18 15:39 0 2561
[Verilog HDL] verilog中的毛刺产生 se ST GS gaochy1126 2023-2-18 14:55 0 2594
[Verilog HDL] Verilog中毛刺问题时钟电平 gaochy1126 2023-2-18 14:45 0 2647
[cadence] 坐标北京，寻找兼职PCB设计 xinzhongyun 2023-2-15 23:47 0 2476
always语句 gaochy1126 2023-1-31 21:53 0 2705
[Verilog HDL] Verilog中的initial块 TI initial ni gaochy1126 2023-1-31 21:51 0 2673
[Verilog HDL] verilog for循环的使用 FOR FOR循环 verilo gaochy1126 2023-1-31 21:50 0 2740
[Verilog HDL] verilog写的LCD1602 显示 CD LCD LCD1602 gaochy1126 2023-1-31 21:48 0 2590
[Verilog HDL] SPI总线的verilog实现 SPI总线 pi gaochy1126 2023-1-31 21:46 0 2749
[Verilog HDL] IIC的Verilog实现 ic iic verilo gaochy1126 2023-1-31 21:46 0 1513
[protel] PCB规则检查的报错 PCB pc gaochy1126 2023-1-31 21:43 0 1634
[protel] PCB板铺铜规则 PCB pc pcb板 gaochy1126 2023-1-31 21:37 0 1537
[protel] 将AD绘制的PCB/原理图文件导入到立创EDA AD EDA PCB gaochy1126 2023-1-31 21:30 0 4560
[Verilog HDL] Verilog入门教材推荐 verilo verilog gaochy1126 2023-1-31 21:12 0 1577
[Verilog HDL] Verilog HDL和VHDL的区别 HDL VHDL hd gaochy1126 2023-1-31 21:03 0 1911
[cadence] OrCAD Capture使用小技巧 AD CAD CAPTURE 王小琪 2023-1-10 15:27 0 4224
[Allegro] 使用Allegro的一些小技巧 ALLEGRO 王小琪 2023-1-10 15:09 0 1719
[ISE] Vivado常见问题集锦 Wire 信号数据类型 gaochy1126 2022-12-29 22:04 0 1638