本版专家: gaochy1126
收藏本版 |订阅

今日: 1|主题: 7835|帖子: 43985

[Verilog HDL] Verilog HDL程序设计与实践 attachment
2025-5-31 16:07 0 10409
[FPGA] NEXYS3_sch attachment
2025-5-31 16:06 0 10353
[Quartus] Matlab命令大全 attachment
2025-5-31 16:03 0 10307
[Verilog HDL] FFT算法的优化及DSP的实现 attachment
2025-5-31 16:03 0 9682
[protel] 指纹模块资料 attachment
2025-4-30 23:21 0 10764
[protel] 锂电池充电和两路输出 attachment
2025-4-30 23:20 0 11784
[multisim] 《ZigBee实战演练》 attachment
2025-4-30 23:20 0 11738
[ISE] 小智 AI 聊天机器人百科 attachment
2025-4-30 23:18 0 11882
[Verilog HDL] 语法与注释
2025-4-30 23:17 0 11036
[Verilog HDL] 计数器与寄存器设计
2025-4-30 23:16 0 11787
[Verilog HDL] verilog 语法基础汇总
2025-4-30 23:13 0 12116
[FPGA] 真的懂Verilog吗
2025-4-30 23:13 0 11825
[Verilog HDL] CFA科普系列01|EDA工具装不上?可能不是你技术差,而是少了这两个命令
2025-4-27 10:26 0 11107
[cadence] 用一套Linux系统,撑起整个芯片设计平台?CFA团队教你如何搭好EDA智算平台的技术底座 新人帖
2025-4-25 18:39 0 12632
[FPGA] 复杂组合逻辑电路
2024-12-31 08:37 0 13232
[Verilog HDL] 简单组合逻辑电路
2024-12-31 08:36 0 16217
[Verilog HDL] 基础逻辑门
2024-12-31 08:35 0 14689
[FPGA] 代码风格规范
2024-12-31 08:34 0 12116
[FPGA] Testbench 的编写与应用
2024-12-31 08:34 0 12315
[Verilog HDL] Verilog 语法入门
2024-12-31 08:33 0 13864
[Verilog HDL] 哪个软件写verilog体验最好?
2024-11-30 21:37 0 16502
[Verilog HDL] VHDL、Verilog和SystemVerilog的比较
2024-11-30 21:36 0 14809
[Verilog HDL] Verilog &与&&的区别
2024-11-30 21:33 0 14176
[Verilog HDL] Verilog中“=”和“<=”的区别
2024-11-30 21:33 0 13840
[Verilog HDL] 如何写好状态机_fpga_verilog
2024-11-30 21:32 0 14071
[Verilog HDL] 状态机实例
2024-11-30 21:32 0 13566
[Verilog HDL] 赋值运算符‘<=‘和‘=‘
2024-11-30 21:31 0 12857
[Verilog HDL] 非阻塞赋值
2024-11-30 21:30 0 12641
[protel] 塔革特官方教学直播第二期:原理图的绘制 attach_img
2024-11-21 14:55 0 12472
[protel] 塔革特官方教学第一期:元器件及其库相关操作 attach_img
2024-11-8 11:29 0 13081
下一页 »

快速发帖

还可输入 80 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

在线客服 返回版块 返回顶部