EDA 技术

【可编程Asic（FPGA、CPLD）技术交流，HDL coding style讨论，EDA软件工具使用】

今日: 0|主题: 7835|帖子: 43985

新窗全部主题最新精华有附件最多回复最多查看零回复更多 \| 显示置顶


隐藏置顶帖 [protel] 还在用99se的人进来描述下你是什么情况 ...2 3 4 5 6..11 se 软件 protel riverpeak 2026-5-8 10:38 216 211383
隐藏置顶帖数字设计&verilog 每周一练（一二） ...2 3 4 5 6..8 verilog 电路数字电路 Fourier00 2024-11-27 09:18 157 192533
隐藏置顶帖大家都来讨论一下新手怎么学习fpga ...2 3 4 5 6..11 FPGA 开发板代码 lknudt 2024-11-27 09:18 206 199991
隐藏置顶帖 [cadence] 2012年IPC第一届PCB LAYOUT设计大赛（中国区）作品学习分享 ...2 3 4 5 layout 大赛 PCB forgot 2023-2-22 08:17 86 126293
隐藏置顶帖 X-FEST 2012资料发布 ST FPGA PGA GoldSunMonkey 2019-4-30 13:03 15 64575
隐藏置顶帖亚稳态分析 ...2 3 4 时钟器件 patrick007 2016-5-24 10:00 78 120982
[FPGA] 巧用FPGA中资源 FPGA Input gaochy1126 2026-9-7 13:24 30 369
[FPGA] FPGA使用技巧 FPGA se IO gaochy1126 2026-9-1 13:54 26 246
[FPGA] Modelsim——工程建立和常用设置 modelsim 仿真 TI gaochy1126 2026-8-31 23:00 30 253
[FPGA] FPGA中改善时序性能的方法 FPGA 时序 gaochy1126 2026-8-31 22:59 27 227
[FPGA] AD9850的FPGA实现 state TE ST gaochy1126 2026-8-31 22:25 24 246
[Verilog HDL] 分频器分频器 TI TE gaochy1126 2026-8-31 22:11 0 61
[Verilog HDL] Verilog实例数组 Input verilog npu gaochy1126 2026-8-31 22:09 0 55
[FPGA] 关于verilog中的signed类型 verilog 数据类型 ig gaochy1126 2026-8-31 22:07 0 61
[FPGA] 仿真分析仿真分析 ST gaochy1126 2026-8-31 21:57 0 58
[FPGA] FPGA LE与门 FPGA bi gaochy1126 2026-8-31 21:54 0 59
[FPGA] 等占空比分频器的几种写法 edge 分频器 se gaochy1126 2026-8-31 21:52 28 122
[cadence] 小哥PCB系列教程一起来学Cadence Allegro高速PCB设计（视频+资料 ALLEGRO cadence 高速PCB设计 hetao877 2026-7-31 21:29 17 74362
[cadence] 小哥Cadence Allegro72讲速成视频完整版，Cadence Allegro16.6教程 cadence Allegro16.6 HID hetao877 2026-7-31 21:27 12 41698
[Quartus] TimeQuest静态时序分析静态时序分析 timequest AC gaochy1126 2026-6-29 22:29 32 122
[Verilog HDL] 于循环队列的FIFO缓存 FIFO TE npu gaochy1126 2026-6-29 22:27 32 185
[FPGA] VGA接口原理与Verilog实现 verilog 信号时序 gaochy1126 2026-6-29 22:25 26 119
[multisim] 基于8051 Proteus仿真 proteus仿真基于8051 AC gaochy1126 2026-6-29 21:28 24 102
[Quartus] Quartus II中上拉电阻的设置方法 AC gaochy1126 2026-6-29 21:20 0 65
[Verilog HDL] 数字逻辑设计数字逻辑设计 AC gaochy1126 2026-6-29 21:08 0 56
Verilog时序 verilog 时序 verilo gaochy1126 2026-6-29 21:07 0 56
[Verilog HDL] VerilogHDL VerilogHDL AC gaochy1126 2026-6-29 21:07 0 51
[Quartus] Modelsim仿真技巧 modelsim 仿真 AC gaochy1126 2026-6-29 21:06 0 54
[Verilog HDL] 关于verilog中的signed类型 verilog 数据类型 AN gaochy1126 2026-5-30 16:35 32 146
[Verilog HDL] Verilog实例数组 verilog 输出 Modu gaochy1126 2026-5-30 16:33 24 118

12 3 4 5 6 7 8 9 10 ... 262 / 262 页下一页

今日: 0|主题: 7835|帖子: 43985

快速发帖

浏览过的版块