【可编程Asic(FPGA、CPLD)技术交流,HDL coding style讨论,EDA软件工具使用】
本版专家: gaochy1126
收藏本版 |订阅

今日: 0|主题: 7845|帖子: 44074

 
隐藏置顶帖 [protel] 投票 还在用99se的人进来描述下你是什么情况  ...23456..11
2026-5-8 10:38 216 211428
隐藏置顶帖 本版置顶 数字设计&verilog 每周一练(一 二)  ...23456..8
2024-11-27 09:18 157 192556
隐藏置顶帖 本版置顶 大家都来讨论一下新手怎么学习fpga digest  ...23456..11
2024-11-27 09:18 206 200016
隐藏置顶帖 [cadence] 本版置顶 2012年IPC第一届PCB LAYOUT设计大赛(中国区)作品学习分享  ...2345
2023-2-22 08:17 86 126360
隐藏置顶帖 本版置顶 X-FEST 2012资料发布 digest
2019-4-30 13:03 15 64588
隐藏置顶帖 本版置顶 亚稳态分析  ...234
2016-5-24 10:00 78 121007
[FPGA] FIFO学习  ...2
2026-10-6 10:31 37 285
[protel] PCB设计常见规则及基本原则
2026-10-1 14:47 28 274
[multisim] CAN总线接口电路 attachment
2026-10-1 14:30 30 252
[FPGA] FPGA系统设计实战经验和选型技巧
2026-9-30 21:25 22 184
[multisim] 关于ESD的设计方法
2026-9-30 21:05 24 199
[FPGA] ESD整改策略 attachment
2026-9-30 19:56 0 18
[FPGA] CAN入门 attachment
2026-9-30 19:55 0 25
[cadence] PCB多层板设计总结
2026-9-30 19:55 0 28
[FPGA] verilog分频程序
2026-9-30 19:52 0 27
[FPGA] FPGA学习笔记
2026-9-30 19:50 0 18
[FPGA] 巧用FPGA中资源
2026-9-7 13:24 30 417
[FPGA] FPGA使用技巧 attach_img
2026-9-1 13:54 26 287
[FPGA] Modelsim——工程建立和常用设置
2026-8-31 23:00 30 293
[FPGA] FPGA中改善时序性能的方法 attach_img
2026-8-31 22:59 27 281
[FPGA] AD9850的FPGA实现 attach_img
2026-8-31 22:25 24 324
[Verilog HDL] 分频器 attach_img
2026-8-31 22:11 0 70
[Verilog HDL] Verilog实例数组 attach_img
2026-8-31 22:09 0 62
[FPGA] 关于verilog中的signed类型 attach_img
2026-8-31 22:07 0 72
[FPGA] 仿真分析
2026-8-31 21:57 0 76
[FPGA] FPGA LE与门
2026-8-31 21:54 0 74
[FPGA] 等占空比分频器的几种写法
2026-8-31 21:52 28 135
[cadence] 小哥PCB系列教程一起来学Cadence Allegro高速PCB设计(视频+资料 attach_img
2026-7-31 21:29 17 74373
[cadence] 小哥Cadence Allegro72讲速成视频完整版,Cadence Allegro16.6教程 attach_img
2026-7-31 21:27 12 41705
[Quartus] TimeQuest静态时序分析 attachment
2026-6-29 22:29 32 127
下一页 »

快速发帖

还可输入 80 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

在线客服 返回版块 返回顶部