【可编程Asic(FPGA、CPLD)技术交流,HDL coding style讨论,EDA软件工具使用】
本版专家: gaochy1126
今日: 2|主题: 7667|帖子: 42725 收藏 (43)
 
隐藏置顶帖 [protel] 投票 还在用99se的人进来描述下你是什么情况  ...23456..11
2025-4-25 17:11 214 186543
隐藏置顶帖 本版置顶 数字设计&verilog 每周一练(一 二)  ...23456..8
2024-11-27 09:18 157 169352
隐藏置顶帖 本版置顶 大家都来讨论一下新手怎么学习fpga digest  ...23456..11
2024-11-27 09:18 206 176156
隐藏置顶帖 [cadence] 本版置顶 2012年IPC第一届PCB LAYOUT设计大赛(中国区)作品学习分享  ...2345
2023-2-22 08:17 86 105546
隐藏置顶帖 本版置顶 X-FEST 2012资料发布 digest
2019-4-30 13:03 15 46676
隐藏置顶帖 本版置顶 亚稳态分析  ...234
2016-5-24 10:00 78 104117
[Verilog HDL] CFA科普系列01|EDA工具装不上?可能不是你技术差,而是少了这两个命令 New
2025-4-27 10:26 0 74
[FPGA] LogiSim 工具
2025-4-26 22:26 2 5232
[cadence] 用一套Linux系统,撑起整个芯片设计平台?CFA团队教你如何搭好EDA智算平台的技术底座 新人帖 New
2025-4-25 18:39 0 265
[PADS] RK3168平板电脑原理图+pcb 新人帖  ...2345
2025-4-25 17:14 94 58363
[FPGA] 简单时序逻辑电路
2025-4-19 19:49 1 5221
[Verilog HDL] verilog哪本书比较好
2025-4-18 21:17 3 7690
wifi模块在一直重启?
2025-4-16 21:18 4 10358
'begin(int, int, int)' is ambiguous Wire.begin(sda, scl, 100000);
2025-4-15 20:21 3 9752
[Verilog HDL] vhdl和verilog哪个好?
2025-4-15 20:01 2 7544
[Verilog HDL] 有限状态机
2025-4-14 21:01 2 6531
有没有可以根据产品接口,自动生成接线图的软件或平台?
2025-4-14 20:23 1 4707
[cadence] [重磅]最全的电路仿真软件下载汇总,五大公司工具合集,65G attach_img digest reward1.00
2025-4-13 14:52 19 90439
[ISE] Vivado 安装和使用
2025-4-12 21:07 1 5238
AD8032的滤波算法
2025-4-12 21:03 2 12372
[Verilog HDL] 复杂时序逻辑电路
2025-4-12 20:46 1 6587
allegro17.4混合拼版问题 attach_img
2025-4-9 21:04 1 1503
stm32mp157可以跑神经网络吗
2025-4-2 20:35 3 9667
[cadence] 小哥Cadence Allegro72讲速成视频完整版,Cadence Allegro16.6教程 attach_img
2025-3-17 20:26 10 27761
求ESP32通过mqtt和android进行图片传输代码
2025-3-9 16:18 5 8837
PH传感器的电压是如何转换为pH数值
2025-2-14 11:12 2 9828
求一个esp32s3驱动OV2670显示在TFTlcd上的代码 attachment
2025-1-21 12:43 2 8865
lora的多点通信 attachment
2025-1-14 10:06 3 12519
INA226的arduino的驱动代码
2025-1-10 22:21 1 11006
[FPGA] 复杂组合逻辑电路
2024-12-31 08:37 0 5088
[Verilog HDL] 简单组合逻辑电路
2024-12-31 08:36 0 6617
[Verilog HDL] 基础逻辑门
2024-12-31 08:35 0 6583
[FPGA] 代码风格规范
2024-12-31 08:34 0 5137
[FPGA] Testbench 的编写与应用
2024-12-31 08:34 0 5108
[Verilog HDL] Verilog 语法入门
2024-12-31 08:33 0 6593
[Allegro] Altium Designer规则及覆铜设计小技巧
2024-12-31 08:32 0 5309
allegro灌铜怎么删除 attach_img
2024-12-31 08:29 1 5737
51单片机不使用定时器测量超声波
2024-12-18 11:55 1 10804
求个课程设计,51单片机的电子琴
2024-12-3 10:46 2 13054
myoware传感器测试指导
2024-11-30 21:42 1 13112
下一页 »
快速发帖
还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则